支持fc协议16g通讯速率的串行数据通道的制作方法
【技术领域】
[0001]本发明涉及通信技术领域，提出一种支持FC协议16G通讯速率的高质量串行数据通道的设计方法。
技术背景
[0002]自2001年2G FC技术推出以来，新一代的FC互联技术迅速发展，目前已有4G、8G的FC成熟产品，第五代16G FC也已初现，甚至32G FC的标准也已经面世。随着FC速率的提高，高速串行数据通道的性能成为了高速FC传输的关键设计因素，数据通道在线速14.025G的频率上，我们会遇到严重的信号传输挑战，如果不采取措施其结果是信号到达接收端将无法有效接收数据(眼图闭合)。面对越来越快的FC传输速率，是FC硬件工程师面临的首要挑战。传统的设计方法中，虽然考虑FPGA器件的选择、板材的介质耗散因子和叠层结构的合理设计等，却不能准确的估算串行数据传输通道的损耗和串行数据传输通道之间的串扰等，很容易导致传输通道的损耗不能满足16G FC的需要或者相邻通道串扰过大，误码率增加甚至链路断开而反复修改，最终导致项目周期延误、成本大大增加甚至项目失败。
【发明内容】
[0003]本发明的发明目的在于针对16G FC传输特点，提出一种支持FC协议16G通讯速率的串行数据通道的制作方法，从FPGA选型、串行数据通道的定制、高频信号质量、差分传输线设计等方面都进行了有效的仿真估算，保证16G FC数据传输通道的损耗和串扰等能够满足传输要求，极大程度上提高了 16G FC传输的设计成功率。
[0004]本发明的发明目的通过以下技术方案实现:
[0005]一种支持FC协议16G通讯速率的串行数据通道的制作方法，包含以下步骤:
[0006]步骤I)、在PCB板上利用FPGA器件构建16G速率的串行数据收发器；
[0007]步骤2)、将光电转换模块焊接在PCB板上；
[0008]步骤3)、在PCB板上进行差分传输线的布线，并对最长的差分传输线进行前仿真并估算电传输通道的损耗，根据估算的电传输通道的损耗结果调整差分传输线的走线方式；
[0009]步骤4)、对PCB板上整个传输通道的插接损耗进行估算，并根据估算的串行传输通道的插接损耗结果调整差分传输线的走线方式以及PCB板的板材；
[0010]步骤5)、PCB板设计完成后，对PCB板上的所有串行数据通道进行频域仿真，检查每一个电传输通道的损耗，如果某I路或多路串行数据通道的损耗过大，需要单独调整该串行数据通道的差分传输线的走线方式；
[0011]步骤6)、对PCB板上的所有串行数据通道做串扰仿真，根据串扰仿真结果，找出干扰最大的串行数据通道，修改差分传输线的走线方式，再重新做串扰仿真，直至所有的串行数据通道的串扰都在要求范围内。
[0012]依据上述特征，所述步骤I)中FPGA器件构建16G速率的串行数据通道包含以下步骤:
[0013]步骤1.1)、构建支持10GBASE-R协议的PCS层和14.025G的PMA层；
[0014]步骤1.2)、在PCS层中设计发送预加重模块、连续时间线性均衡模块、自适应判定反馈均衡模块。
[0015]依据上述特征，所述步骤3)在PCB板上进行差分传输线的布线的方法为:
[0016]步骤2.1)仿真估算FPGA的BGA单端扇出和差分扇出的插损从而选择是BGA单端扇出还是差分扇出方式，如果单端扇出和差分扇出的插损效果相同，选择单端扇出；
[0017]步骤2.2)差分传输线使用弧形走线，计算差分传输线的特征阻抗，优化过孔的同时增加地孔，形成GSSG布局；
[0018]步骤2.3)对无法走表底层的差分传输线使用背钻技术去除过孔的stub ;
[0019]步骤2.4)、使用合适的耦合电容，计算耦合电容下方的参考平面的挖空宽度，增大合适的特征阻抗。
[0020]本发明的有益效果为:针对高速数据传输的需求，设计的符合16G FC协议的高速串行数据通道，极大地提高了数据的传输速率，满足了未来电子设备和数字化信息的急剧增加对数据传输速率的要求。极大地提高了高速串行数据通道的设计成功率，大大降低了16G FC研制成本。
【附图说明】
[0021]图1为16G FC高速串行数据通道示意图。
[0022]图2高速传输线设计流程图。
[0023]图3串行数据传输通道损耗估算流程图。
【具体实施方式】
[0024]下面根据附图和实施例对本发明作进一步详细说明:
[0025]本实施例硬件模块包括高速PCB板、FPGA电路和光电转换模块。高速数据首先从FPGA输出经过高速PCB的差分传输线最后到达光电转换模块。本发明主要针对FPGA的PCS层和PMA层、高速PCB差分传输通道提出了一种新的有效的设计方法，能够满足16G FC数据传输的高带宽、低延时、低抖动的性能要求。
[0026]本发明的基本思路是:首先根据16G FC协议的要求，选择合适的FPGA器件构建16G速率的串行数据收发器，本实施例中选用Altera 28nm Stratix GX V FPGA。利用FPGA构建支持10GBASE-R协议的PCS层和14.025G的PMA层，在PCS层中设计发送预加重模块、连续时间线性均衡模块、自适应判定反馈均衡模块，实现支持16G FC协议的串行数据通道如图1所示。
[0027]发送预加重模块:可以提高发送信号的高频分量，避免在传输过程中的高频损耗过大，导致接收端的高频信号能量很弱。
[0028]连续时间线性均衡模块:提高信号的信噪比，增大增益。
[0029]自适应判定反馈均衡模块:降低码间干扰。
[0030]预加重模块、连续时间线性均衡模块、自适应判定反馈均衡模块都是在信号的源头进行控制，提高信号的完整性，相当于提高信号本身的质量，降低对传输通道的苛刻要求。
[0031]将光电转换模块焊接在PCB板上。
[0032]差分传输线设计时如图2所示，首先选择介质耗散因子小的PCB材料，设计合理的叠层结构。使用Ansoft HFSS全场仿真估算FPGA的BGA单端扇出和差分扇出的插损，根据估算的单端扇出和差分扇出的插损结果选择是BGA单端扇出还是差分扇出方式，同样效果下，优选走线更宽，损耗更小的单端扇出。
[0033]差分传输线使用弧形走线，计算差分传输线的特征阻抗，优化过孔的同时增加地孔，形成GSSG布局。对无法走表底层的差分传输线，使用背钻技术去除过孔的stub。尽量使用最小封装的耦合电容，使用场求解软件Polar Si9000计算耦合电容下方的参考平面的挖空宽度，增大合适的特征阻抗。
[0034]PCB布局完成后，使用Ansoft的SiWave软件对最长的串行数据通道进行前仿真，估算电传输通道的损耗。根据估算出的电传输通道的损耗结果，如果不能满足16G通讯的需求，需要调整差分线的走线方式(包括差分线的间距、线宽、过孔数量)。
[0035]然后对整个串行数据通道包括电传输通道损耗和光电模块的插损进行估算。按OIF CE1-25G LR标准控制16GFC传输通道的损耗。如果损耗过大，需要调整差分线的走线方式、甚至需要更换损耗因子更小的PCB板材。
[0036]板级设计完成后，由于PCB上有很多路串行数据通道存在串扰，对PCB进行频域仿真，检查每一个电传输通道的损耗。最后使用HyperLynx软件做串扰仿真，修改串扰比较大的差分对，尽可能减小串扰。再重新做串扰仿真，直至所有的串行数据通道的串扰都在要求范围内。经过以上的数据传输通道的设计流程，可以极大地提高高速串行数据传输通道的成功率，大大降低了研制成本。
[0037]综上所述，如图3所示，本发明在串行数据通道设计过程中多次进行损耗估算，大大提高了 16G FC高速数据传输通道设计的成功率。
[0038]本发明根据16G FC协议的理解，在目前16G FC处于前沿研宄领域的情况下，提出了一种有效的高质量的串行数据通道的设计方法。大大提高了 16G FC高速数据传输通道设计的成功率，降低了研制成本。对更高速的数据传输也有一定的参考价值。本发明提出的设计方法新颖有效，满足了数字信息系统中对高速数据传输的需求。
【主权项】
1.一种支持FC协议16G通讯速率的串行数据通道的制作方法，包含以下步骤: 步骤I)、在PCB板上利用FPGA器件构建16G速率的串行数据收发器； 步骤2)、将光电转换模块焊接在PCB板上； 步骤3)、在PCB板上进行差分传输线的布线，并对最长的差分传输线进行前仿真并估算电传输通道的损耗，根据估算的电传输通道的损耗结果调整差分传输线的走线方式；步骤4)、对PCB板上整个传输通道的插接损耗进行估算，并根据估算的传输通道的插接损耗结果调整差分传输线的走线方式以及PCB板的板材； 步骤5)、PCB板设计完成后，对PCB板上的所有串行数据通道进行频域仿真，检查每一个电传输通道的损耗，如果某I路或多路串行数据通道的损耗过大，需要单独调整该串行数据通道的差分传输线的走线方式； 步骤6)、对PCB板上的所有串行数据通道做串扰仿真，根据串扰仿真结果，找出干扰最大的串行数据通道，修改差分传输线的走线方式，再重新做串扰仿真，直至所有的串行数据通道的串扰都在要求范围内。
2.根据权利要求1所述的制作方法，其特征在于所述FPGA器件构建16G速率的串行数据通道包含以下步骤: 步骤1.1)、构建支持1GBASE-R协议的PCS层和14.025G的PMA层； 步骤1.2)、在PCS层中设计发送预加重模块、连续时间线性均衡模块、自适应判定反馈均衡模块。
3.根据权利要求1所述的制作方法，其特征在于所述步骤3)在PCB板上进行差分传输线的布线的方法为: 步骤2.1)仿真估算FPGA的BGA单端扇出和差分扇出的插损从而选择是BGA单端扇出还是差分扇出方式，如果单端扇出和差分扇出的插损效果相同，选择单端扇出； 步骤2.2)差分传输线使用弧形走线，计算差分传输线的特征阻抗，优化过孔的同时增加地孔，形成GSSG布局； 步骤2.3)对无法走表底层的差分传输线使用背钻技术去除过孔的stub ; 步骤2.4)、使用合适的耦合电容，计算耦合电容下方的参考平面的挖空宽度，增大合适的特征阻抗。
【专利摘要】本发明公开了一种支持FC协议16G通讯速率的串行数据通道的制作方法，包含以下步骤：1)、利用FPGA器件构建16G速率的串行数据收发器；2)、将光电转换模块焊接在PCB板上；3)、在PCB板上进行差分传输线的布线，并对最长的差分传输线进行损耗估算；4)、对PCB板上整个传输通道的插接损耗进行估算；5)、PCB板设计完成后，对PCB板上的所有串行数据通道进行频域仿真；6)、对PCB板上的所有串行数据通道做串扰仿真。本发明保证了16G FC数据传输通道的损耗和串扰等能够满足传输要求，极大程度上提高了16G FC传输的设计成功率。
【IPC分类】G06F13-42, H04L25-08, G06F17-50
【公开号】CN104636307
【申请号】CN201510007635
【发明人】张占芳
【申请人】中国航空无线电电子研究所
【公开日】2015年5月20日
【申请日】2015年1月8日