一种ddr3电源供电装置及方法
【技术领域】
[0001 ] 本发明涉及DDR3接口的电源供电技术领域，特别涉及一种DDR3电源供电装置及方法。
【背景技术】
[0002]DDR3是一种电脑内存规格。它属于SDRAM家族的内存产品，提供了相较于DDR2SDRAM更高的运行效能与更低的电压，是DDR2 SDRAM (四倍资料率同步动态随机存取内存)的后继者(增加至八倍)，也是现时流行的内存产品。
[0003]现在主流DDR3速度可以达到1600Mbps，如何降低速率日益增高的信号风险，缩短设计周期，是硬件工程师不得不面临的问题。
[0004]传统的供电方法如图1所示，从供电模块PMU直接供电给DDR3的CA和DQ信号，这样的电源供电方法，使得在数据高速传输时，电源噪声对CLK和QDS的jitter影响很大，影响了对CLK和QDS数据采样的准确性。
CA:Command and Address, DDR3中的命令和地址信号，单向信号。
[0005]DQ !Bidirect1nal data，DDR3 中的数据信号，双向信号。
[0006]DQS bidirect1nal data strobe，DDR3中的源同步时钟，双向信号，用来采样DQ。
[0007]CLK:Clock，DDR3中的时钟信号，用来采样CA，单向信号。
【发明内容】
[0008]为了解决现有技术的问题，本发明提供了一种DDR3电源供电装置及方法，其合理设计和优化DDR3接口的电源供电，预测风险，降低设计和生产成本。
[0009]本发明所采用的技术方案如下:
一种DDR3电源供电装置，包括供电模块PMU，所述的供电模块PMU分别通过线路连接CA信号发生器和DQ信号发生器。
[0010]一种DDR3电源供电方法，是从供电模块PMU中分别引出两路供电电路，分别供给CA信号和DQ信号。
[0011]两路供电电路相互并联，供电模块PMU分别根据CA信号发生器或DQ信号发生器的信号给电。
[0012]本发明提供的技术方案带来的有益效果是:
此方法可以降低因电源噪声带来的对CLK和QDS的jitter影响，保证CLK和DQS对数据采样的正确性。
【附图说明】
[0013]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为现有技术下DDR3的电源供电方法示意图。
[0015]图2为本发明的电源供电方法示意图。
【具体实施方式】
[0016]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0017]实施例一
如附图2所示，本实施例的一种DDR3电源供电装置，包括供电模块PMU，所述的供电模块PMU分别通过线路连接CA信号发生器和DQ信号发生器。
[0018]实施例二
一种DDR3电源供电方法，是从供电模块PMU中分别引出两路供电电路，分别供给CA信号和DQ信号。
[0019]本实施例的方案通过对DDR3 DQ组信号和CA组信号分别供电，减小因电源噪声带来的对DQS和CLK的jitter影响，保证DQS采样DQ和CLK采样CA时数据的准确性，从而优化时序，达到提高DDR3工作速率的目的。
[0020]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种DDR3电源供电装置，包括供电模块PMU’所述的供电模块PMU分别通过线路连接CA信号发生器和DQ信号发生器。2.—种DDR3电源供电方法，是从供电模块PMU中分别引出两路供电电路，分别供给CA信号和DQ信号。3.根据权利要求2所述的一种DDR3电源供电方法，其特征在于，所述的两路供电电路相互并联，供电模块PMU分别根据CA信号发生器或DQ信号发生器的信号给电。
【专利摘要】本发明涉及DDR3接口的电源供电技术领域，特别涉及一种DDR3电源供电装置及方法。其结构包括供电模块PMU，所述的供电模块PMU分别通过线路连接CA信号发生器和DQ信号发生器。本发明通过对DDR3 DQ组信号和CA组信号分别供电，减小因电源噪声带来的对DQS和CLK的jitter影响，保证DQS采样DQ和CLK采样CA时数据的准确性，从而优化时序，达到提高DDR3工作速率的目的。
【IPC分类】G06F1/26
【公开号】CN104914972
【申请号】CN201510298159
【发明人】王振, 崔铭航, 翟西斌
【申请人】浪潮集团有限公司
【公开日】2015年9月16日
【申请日】2015年6月3日