主机和包括主机的多显示器系统的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 这些申请要求2014年8月25日提交的韩国专利申请第10-2014-0110905号的优 先权，其公开通过引用全面合并于此。
技术领域
[0003] 本发明构思的实施例涉及一种半导体器件，并且更具体地，涉及一种具有低功耗 和小硬件布局面积的多显不器系统。
【背景技术】
[0004] 在包括N个显示器（其中，N是至少为2的自然数）的多显示器系统中，显示数据 通过连接在主机和N个显示控制器之间的N个物理信道被发送到N个显示控制器，并且N 个显示控制器向N个显示器发送显示数据。主机需要具有用于向N个物理信道发送显示数 据的N个传输器。这种多显示器系统要求大量计算和大硬件布局面积，并且因此可能不适 合于要求低功耗和小硬件布局面积的移动设备。
【发明内容】
[0005] 本发明构思的一些实施例提供一种具有低功耗和小硬件布局面积的多显示器系 统。
[0006] 根据本发明构思的一些实施例的，提供一种用于向控制多个显示器的显示驱动 器集成电路（1C)发送数据包的片上系统（SoC)。所述SoC包括：第一寄存器；中央处理 单元（CPU)，被配置为在第一寄存器中设置第一值以调整每个显示器的帧速率；撕裂效应 (tearingeffect，TE)信号检测电路，被配置为检测从显示驱动器1C输出的TE信号；以及 数据传输电路，被配置为使用检测到的TE信号和第一值生成多个帧速率调整信号，并且使 用帧速率调整信号控制发送到显示器的数据包的传输定时。
[0007] 所述数据传输电路可以通过单个高速串行接口（HSSI)向显示驱动器1C顺序发送 传输定时被控制的数据包。所述HSSI可以是显示串行接口（DSI)、嵌入式显示端口（eDP) 接口、或高清晰度多媒体接口（HDMI)。
[0008] 所述数据传输电路可以以帧为单位向显示驱动器1C顺序发送传输定时被控制的 数据包。可替换地，所述数据传输电路可以以行为单位向显示驱动器1C顺序发送传输定时 被控制的数据包。
[0009] 所述数据传输电路可以生成数据包，每个数据包包括用于标识显示器中的一个的 标识符。所述标识符可以包括虚拟信道标识符和数据类型。不是所有的第一值，而是第一 值中的至少一个可以是0。
[0010] 所述SoC还可以包括被配置为存储由CPU设置的第二值的第二寄存器。所述数据 传输电路可以包括：多个传输控制电路，被配置为分别响应于第二值控制检测到的TE信号 的传输；以及多个帧速率调整信号生成电路，被配置为分别使用各个传输控制电路的输出 信号和第一值生成帧速率调整信号。所述CPU可以在被引导时在第一寄存器中设置第一值 并且在第二寄存器中设置第二值。
[0011] 可替换地，所述SoC还可以包括被配置为存储由CPU设置的第二值的第二寄存器。 此时，所述数据传输电路可以包括显示控制器，被配置为使用检测到的TE信号、第一值和 第二值生成帧速率调整信号，并且使用帧速率调整信号调整将显示在显示器上的数据的传 输定时。数据分包电路被配置为生成数据包，每个数据包包括将显示在显示器中的一个上 的传输定时被控制的数据和用于标识显示器中的一个的标识符。传输器被配置为向显示驱 动器1C顺序发送来自数据分包电路的数据包。所述标识符可以包括虚拟信道标识符和数 据类型。
[0012] 所述数据分包电路可以是移动行业处理器接口（MIPI)显示器串行接口（DSI)主 机，并且传输器可以是MIPID-PHY。
[0013] 根据本发明构思的其他实施例，提供一种多显示器系统，其包括：显示驱动器1C， 被配置为控制多个显示器的操作；高速串行接口；以及处理器，被配置为通过高速串行接 口向显示驱动器1C顺序发送数据包。
[0014] 所述处理器可以包括：第一寄存器；中央处理单元（CPU)，被配置为在第一寄存器 中设置第一值以调整每个显示器的帧速率；TE信号检测电路，被配置为检测从显示驱动器 1C输出的TE信号；以及数据传输电路，被配置为使用检测到的TE信号和第一值生成多个 帧速率调整信号，并且使用帧速率调整信号控制发送到显示器的数据包的传输定时。所述 高速串行接口可以是MIPIDSI、eDP接口或HDMI。
[0015] 所述数据传输电路可以生成数据包，每个数据包包括用于标识显示器中的一个的 标识符。所述标识符可以包括虚拟信道标识符和数据类型。
[0016] 所述显示驱动器1C可以解码包括在通过高速串行接口接收到的数据包当中的第 一数据包中的第一标识符，根据解码结果标识显示器中的一个，以及向标识的显示器发送 包括在第一数据包中的第一数据。
[0017] 根据本发明构思的另外一些实施例，提供一种多显示器系统，其包括：显示驱动器 1C，被配置为控制多个显示器的操作；以及处理器，被配置为通过高速串行接口向显示驱动 器1C顺序发送数据包。
[0018] 所述显示驱动器1C可以解码包括在通过高速串行接口接收到的数据包当中的第 一数据包中的第一标识符，根据解码结果标识显示器中的一个，以及向标识的显示器发送 包括在第一数据包中的第一数据。所述第一标识符可以包括虚拟信道标识符和数据类型。
[0019] 根据本发明构思的又一些实施例，提供一种用于向控制多个显示器的多个显示驱 动器1C发送数据包的SoC。所述SoC包括：第一寄存器，被配置为存储用于调整帧速率的 第一值；第二寄存器，被配置为存储用于生成选择信号的第二值；TE信号检测电路，被配置 为检测分别从显示驱动器1C输出的TE信号；以及数据传输电路，被配置为使用第二值选择 检测到的TE信号当中的至少一个，使用所述至少一个选择的TE信号和第一值生成多个帧 速率调整信号，以及使用帧速率调整信号控制发送到显示器的数据包的传输定时。
[0020] 根据本发明构思的再一些实施例，提供了多显示器系统，其包括：多个显示驱动器 1C，被配置为控制多个显示器的操作；多个高速串行接口；以及处理器，被配置为通过高速 串行接口向显示驱动器1C发送数据包。所述处理器包括：第一寄存器，被配置为存储用于 调整帧速率的第一值；第二寄存器，被配置为存储用于生成选择信号的第二值；TE信号检 测电路，被配置为检测分别从显示驱动器1C输出的TE信号；以及数据传输电路，被配置为 使用第二值选择检测到的TE信号当中的至少一个，使用所述至少一个选择的TE信号和第 一值生成多个帧速率调整信号，以及使用帧速率调整信号控制发送到显示器的数据包的传 输定时。
[0021] 在显示驱动器1C当中，第一显示驱动器1C可以解码包括在通过高速串行接口中 的一个接收到的数据包当中的第一数据包中的第一标识符，并且可以根据解码结果向连接 到第一显示驱动器1C的第一显示器发送包括在第一数据包中的第一数据。
【附图说明】
[0022] 通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述及其他特 征和优点将变得更加明显，附图中：
[0023] 图1是根据本发明构思的一些实施例的多显示器系统的框图；
[0024] 图2A是图1中示出的数据传输电路的示例的框图；
[0025] 图2B是图2A中示出的显示控制器的电路图；
[0026] 图3A是图1中示出的数据传输电路的另一示例的框图；
[0027] 图3B是图3A中示出的显示控制器的电路图；
[0028] 图4是示出图2B或图3B中示出的帧速率调整信号的波形的时序图；
[0029] 图5是用于解释由图2A或图3A中示出的显示控制器使用的帧数据传输方法的概 念图；
[0030] 图6是根据图5中示出的帧数据传输方法显示在显示器上的数据的概念图；
[0031] 图7是用于解释由图2A或图3A中示出的显示控制器使用的行数据传输方法的概 念图；
[0032] 图8是根据图7中示出的行数据传输方法显示在显示器上的数据的概念图；
[0033] 图9是长包结构的图；
[0034] 图10是短包结构的图；
[0035] 图11是示出图9中示出的长包结构或图10中示出的短包结构中的数据标识符字 节的图；
[0036] 图12是根据本发明构思的其他实施例的多显示器系统的框图；
[0037] 图13是图12中示出的数据传输电路的框图；
[0038] 图14是图13中示出的显示控制器的电路图；
[0039] 图15是用于解释根据本发明构思的一些实施例的、使用数据标识符标识显示器 的操作的概念图；
[0040] 图16到图18是显示在多个显示器上的数据的示例的图；
[0041] 图19是根据本发明构思的一些实施例的、操作图1或图12中示出的多显示器系 统的方法的流程图；以及
[0042] 图20是根据本发明构思的进一步的实施例的多显示器系统的框图。
【具体实施方式】
[0043] 现在将参照附图更全面地描述本发明构思，附图中示出了本发明构思的实施例。 然而，本发明可以以许多不同的形式来具体实现，不应被解释为局限于这里阐述的示例性 实施例。相反，提供这些实施例是为了使本发明全面和完整，并向本领域技术人员充分传达 本发明的范围。附图中，为清楚起见，可能夸大了层和区域的大小及相对大小。相同的参考 标记始终指代相同的元件。
[0044] 将会理解，当一个元件被称为"连接"或"耦接"到另一元件时，它可以直接连接或 耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为"直接连接"或 "直接耦接"到另一元件时，不均在居间的元件。此处使用的术语"和/或"包括相关列出项 目中的任何一个以及其中的一个或多个的所有组合，并且术语"和/或"可以缩写为"/"。
[0045] 将会理解，尽管此处可能使用术语第一、第二等等来描述不同的元件，但这些元件 不应受到这些术语的限制。这些术语仅仅用于将一个元件与另一个元件区分开来。例如， 第一信号可以被称为第二信号，类似地，第二信号也可以被称为第一信号，这样做不会偏离 本公开的教导。
[0046] 此处使用的术语仅仅是为了描述特定实施例，并非意图限制本发明。如此处使用 的，单数形式"一"、"一个"、"该"意图也包括复数形式，除非上下文明确给出相反指示。还 将理解，当在本说明书中使用词语"包括"和/或"包含"时，表明存在所描述的特征、区域、 整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、区域、整体、 步骤、操作、元件、组件和/或它们的组合。
[0047] 除非另外定义，否则此处使用的所有术语（包括技术术语和科学术语）所具有的 含义与本发明所属领域的普通技术人员通常理解的含义相同。还将理解，诸如通常使用的 词典中定义的那些术语应该被解释为所具有的含义与它们在相关领域和/或本申请的上 下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此 定义。
[0048] 图1是根据本发明构思的一些实施例的多显示器系统100A的框图。参照图1，多 显示器系统100A包括主机200A、存储器230、接口 310、显示驱动器集成电路（1C) 300、以及 多个显示器400-1到400-N，其中N是至少为2的自然数。
[0049] 多显示器系统100A可以是包括多个显示器400-1到400-N的显示系统。例如，多 显示器系统100A可以实现为电视（TV)系统、多屏幕系统或便携式电子设备。便携式电子设 备可以是便携式计算机、蜂窝电话、智能电话、平板个人计算机（PC)、个人数字助理（PDA)、 企业数字助理（EDA)、数码相机、数字视频相机、便携式多媒体播放器（PMP)、个人导航设备 或便携式导航设备（PND)、移动互联网设备（MID)、可穿戴计算机、物联网（IoT)设备、万物 网（ΙοΕ)设备、或电子书。
[0050] 主机200Α可以通过接口 310向控制显示器400-1到400-Ν的操作的显示驱动器 1C300顺序发送数据包。主机200Α可以实现为可以控制显示驱动器1C300的操作的1C、 片上系统（SoC)、应用处理器（ΑΡ)、移动ΑΡ或处理器。
[0051] 主机200A可以包括中央处理单元（CPU) 210、存储器控制器220、第一寄存器235、 第二寄存器240、数据传输电路（