判定为帧头。比如采用图3所示的帧标识为二进制的00表示帧头，从FIFO中读取的帧标识位为二进制的00，则表示当前帧数据元素为帧头。
[0024]2、若帧标识为1比特，则比较相邻两个比特的帧标识和帧头标识位是否相同，若相同则判定为帧头。比如采用图4所示相邻两个比特标识位为二进制的10表示帧头，若从FIFO中读取的相邻两个比特帧标识位为二进制的10，则表示前一个帧数据元素为帧头。
[0025]数据队列管理中根据帧标识判断帧尾的方法如下:
1、若帧标识大于等于2比特，则比较从FIF 0中读取出的帧标识位和帧尾标识位是否相同，若相同则判定为帧尾。比如采用图3所示的帧标识为二进制的01表示帧尾，若从FIFO中读取的帧标识位为二进制的01，则表示当前帧数据元素为帧尾。
[0026]2、若帧标识为1比特，则比较相邻两个比特的帧标识和帧尾标识位是否相同，若相同则判定为帧尾。比如采用图4所示相邻两个比特标识位为二进制的11表示帧尾，若从FIFO中读取的相邻两个比特帧标识位为二进制的11，则表示当前一个帧数据元素为帧尾。
[0027]以下所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的包含范围值内。
[0028]参阅图5。在FPGA中，FIF0采用FPGA内部的软核实现，FIFO输入输出位宽配置为帧元素位宽+帧标识位宽。FIFO相连读控制器，读控制器连接帧计数器，外部输入的帧元素写使能信号和帧标识+帧元素总线信号线输入FIFO，读控制器向FIFO输出FIFO读使能，FIFO向读控制器输出FIFO读数据，外部输入的帧写结束信号线连接到帧计数器，帧计数器向读控制器输出帧计数值，读控制器根据外部输入的帧数据读请求信号、将帧数据使能输出信号和帧数据输出信号输出到外部，读控制器通过帧读结束输出信号直接反馈至帧计数器完成数据帧队列。
[0029]参阅图6。数据帧队列的输入信号时序帧标识和数据帧元素组合为总线，按照FIFO时序:时钟、数据帧使能、帧标识位宽+帧元素位宽一起写入FPGA内部FIFO，每一个时钟写入一个数据，帧写结束信号输入到帧计数器，当外部输入帧写结束信号有效时，帧写结束信号高有效，帧计数器检测到帧结束信号上升沿将帧计数器值加1。
[0030]参阅图7。数据帧队列的输出信号时序包括时钟信号、帧读数据请求信号、数据帧使能输出信号、数据帧输出信号和帧结束信号。数据帧队列收到数据帧读数据请求时，从FPGA内部FIFO中读取数据帧按照FIFO时序输出，数据帧使能输出信号表示数据帧数据输出信号有效，一帧数据输出结束后将输出帧结束信号拉一个高脉冲，表;^数据帧结束。
[0031]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的包含范围值内。
【主权项】
1.一种数据帧队列管理方法，其特征在于包括如下步骤:采用FPGA内部先进先出FIFO存储缓冲区存储数据帧;数据帧队列管理装置采用标识位来标识帧头帧尾，在数据帧中每一个元素配一个能够标识出数据帧的帧头和帧尾的帧标识，数据帧队列管理装置将数据帧元素和帧标识一并存入FIFO存储缓冲区；然后通过FPGA的帧计数器统计数据帧队列的帧数，得到帧计数值;数据帧队列管理装置读控制器接收完一帧数据后，通过帧计数器将帧计数值加1，输出一帧数据后，将帧计数值减1;数据帧输出时，数据帧队列管理装置读控制器从FIFO中读取帧标识和数据帧元素中，通过帧标识判读数据帧的帧头和帧尾，取出完整的帧数据输出。2.如权利要求1所述的数据帧队列管理方法，其特征在于:在数据帧队列管理中，当有数据输入时，数据帧队列管理装置将数据帧的元素和帧标识组合后写入FIFO，并判断数据帧是否输入完成，如果未完成则继续将数据帧元素和帧结束标志写入FIFO，如果一个数据帧与完帧计数值加1。3.如权利要求1所述的数据帧队列管理方法，其特征在于:在数据帧队列输出流程中，当数据帧队列接收到帧输出数据请求并且帧计数值大于0时，数据帧队列管理装置的读控制器从FIFO中读取数据帧元素和帧标识，否则数据帧队列处于等待状态，数据帧队列通过帧标识判断从FIFO中读取的数据元素是否为帧头，如果不是帧头则继续读取下一个数据帧的元素和帧标识，直到找到帧头，如果是帧头将帧头输出并从FIFO中读取下一个数据帧的元素和帧标识，并且通过帧标识判断该元素是否为帧尾，如果不是帧尾继续读取下一个数据帧的元素和帧标识直到找到数据帧尾，如果找到帧尾输出帧尾并将帧计数值减1。4.如权利要求1所述的数据帧队列管理方法，其特征在于:FIF0中的数据结构包括数据元素和帧标识，数据元素包括:帧1元素1、帧1元素2、帧1元素3...帧1元素N-1、帧1元素N，帧2元素1、帧2元素2、帧2元素N…；帧标识包括:帧1标识1、帧1标识2、帧1标识3…帧1标识N -1、帧1标识N，帧2标识1、帧2标识2、帧2标识3...帧2标识N...。5.如权利要求1所述的数据帧队列管理方法，其特征在于:数据帧队列管理装置将数据帧的数据元素和帧标识组合后写入FIFO，在写入FIFO前将数据帧的元素和帧标识合并为一个数据，不同的数据帧在FIFO中连续存储。6.如权利要求4所述的数据帧队列管理方法，其特征在于:帧标识用来区分数据帧的帧头和帧尾，帧标识为Μ比特宽度的二进制数据，其中，Μ为自然数。7.如权利要求5所述的数据帧队列管理方法，其特征在于:帧标识宽度Μ大于等于2时，数据帧队列管理装置采从Μ比特帧标识组成的数据中任意选择三个分别标识帧头、帧尾和其它数据元素；当帧标识为2比特时，二进制的00表示帧头，二进制的01表示帧尾，二进制的11表示其它元素，帧标识为2比特时FPGA内部FIFO存储的数据结构，采用二进制帧标识00、11、1卜_11、01、00、11-对应帧头帧1元素1、帧1元素2、帧1元素3-_帧1元素^1、帧尾帧1元素N，帧头帧2元素1、帧2元素2...。8.如权利要求5所述的数据帧队列管理方法，其特征在于:帧标识宽度Μ等于1时，帧标识只有1比特数据，帧标识代表的二进制数据只能表示两个状态;数据帧队列管理装置采用相邻数据帧元素对应的帧标识的组合来区分帧头、帧尾和其它数据元素;帧头的数据元素对应的帧标识和其后相邻的一个帧标识位两比特为二进制的10表示帧头，帧尾的数据元素对应的帧标识和在前相邻的一个帧标识位两比特为二进制的11表示帧尾，其余数据帧元素对应的帧标识为Ο，帧标识为1比特时FPGA内部FIFO存储的数据结构，包括，帧标识1、0、0、0、1、1、1、0、...，对应帧元素:帧头帧1元素1、帧1元素2、帧1元素3...帧1元素N-1、帧尾帧1元素N，帧头帧2元素1、帧2元素2...。9.如权利要求1所述的数据帧队列管理方法，其特征在于:FIF0采用FPGA内部的软核实现，FIFO输入输出位宽配置为帧元素位宽+帧标识位宽，其中，FIFO相连读控制器，读控制器连接帧计数器，外部输入的帧元素写使能信号和帧标识+帧元素总线信号线输入FIFO，读控制器向FIFO输出FIFO读使能，FIFO向读控制器输出FIFO读数据，外部输入的帧写结束信号线连接到帧计数器，帧计数器向读控制器输出帧计数值，读控制器根据外部输入的帧数据读请求信号、将帧数据使能输出信号和帧数据输出信号输出到外部，读控制器通过帧读结束输出信号直接反馈至帧计数器完成数据帧队列。
【专利摘要】本发明提出的一种数据帧队列管理方法，旨在提供一种实现简单，消耗资源少，无需首尾地址来检索数据帧的管理方法。本发明通过下述技术方案予以实现：数据帧队列管理装置采用标识位来标识帧头帧尾，在数据帧中每一个元素配一个能够标识出数据帧的帧头和帧尾的帧标识，将数据帧元素和帧标识一并存入FIFO存储缓冲区；然后通过FPGA的帧计数器统计数据帧队列的帧数，得到帧计数值；数据帧队列管理装置读控制器接收完一帧数据后，通过帧计数器将帧计数值加1，输出一帧数据后，将帧计数值减1；数据帧输出时，数据帧队列管理装置读控制器从FIFO中读取帧标识和数据帧元素中，通过帧标识判读数据帧的帧头和帧尾，取出完整的帧数据输出。
【IPC分类】G06F5/10
【公开号】CN105446699
【申请号】CN201510894444
【发明人】卢华, 李波, 王海砚, 王昭
【申请人】中国电子科技集团公司第十研究所
【公开日】2016年3月30日
【申请日】2015年12月7日