一种兼容不同位宽ddr的pcb板及装置的制造方法
【技术领域】
[0001]本发明涉及PCB板Layout领域，尤其涉及一种兼容不同位宽DDR的PCB板及装置。
【背景技术】
[0002]随着智能手机和平板电脑等终端设备的飞速发展，用户对于终端设备内的印刷电路板(Printed Circuit Board, PCB)的性能要求越来越高，但是对PCB板的成本却要求越来越低，而DDR作为最小系统中除了主控芯片以外的另一关键器件，其成本和布局layout都显得尤为重要。
[0003]现有的双倍速率同步动态随机存储器(Double Data Rate, DDR)最小系统的PCBLayout必须是相同位宽的DDR，即PCB Layout全部为8bit DDR3器件，或者，全部为16bitDDR3器件，或者，全部为32bit DDR3器件。
[0004]由于不同位宽的DDR3价格不稳定，因此在系统总内存容量相同的情况下,厂商会综合考虑DDR3的性能和价格后，选择一种位宽的器件，然而，由于现有的PCB Layout必须是相同位宽的DDR，因此，现有的PCB板复用性较低，兼容性较差，且性价比不高。
【发明内容】
[0005]本发明实施例提供一种兼容不同位宽DDR的PCB板及装置，用以解决现有技术中存在的PCB Layout必须是相同位宽的DDR，导致PCB板复用性较低，且兼容性较差，且性价比不高的问题。
[0006]本发明实施例提供的具体技术方案如下:
[0007]—种兼容不同位宽双倍速率同步动态随机存储器DDR的印刷电路PCB板，包括主控芯片，还包括:
[0008]地址命令线，用于连接主控芯片地址命令引脚与PCB板中的每一个地址命令焊占.
[0009]至少一个第一数据线组，用于连接主控芯片中一个第一类数据引脚与一个第一类DDR中的一组基础数据块焊点；
[0010]至少一个第二数据线组，用于连接主控芯片中一个第二类数据引脚与一个第二类DDR中的一组基础数据块焊点以及一个第一类DDR中未与第一数据线组相连的一组基础数据块焊点。
[0011]这样，可以通过设置不同的数据线组让主控芯片中的数据引脚与DDR中的基础数据块相连，即PCB板中为不同位宽的DDR进行布线，保证了用户由于不同的需求，可以选择不同位宽的DDR进行焊接，降低了成本，提高了 PCB板的复用性以及兼容性。
[0012]较佳地，所述第一类DDR为16bit位宽的DDR、32bit位宽的DDR以及64bit位宽的DDR中的一种。
[0013]这样，可以保证PCB板适用于不同位宽的DDR。
[0014]较佳地，所述第二类DDR为8bit位宽的DDR、16bit位宽的DDR以及32bit位宽的DDR中的一种。
[0015]这样，可以保证PCB板适用于不同位宽的DDR。
[0016]较佳地，确定所述第二类DDR为16bit位宽的DDR或32bit位宽的DDR时，所述第一数据线组还用于:
[0017]连接主控芯片中一个第一类数据引脚与一个第一类DDR中的一组基础数据块焊点以及一个第二类DDR中的未与第二数据线组相连的一组基础数据块焊点。
[0018]这样，第一数据线组和第二数据线组分别连接第一类DDR和第二类DDR，保证了该PCB板同时还适用于其它位宽的DDR，例如8bit位宽的DDR。
[0019]较佳地，所述地址命令线，具体用于:
[0020]将PCB板中的每一个地址命令焊点串联后，与主控芯片地址命令引脚相连；或者，
[0021]连接主控芯片地址命令引脚后，分别与PCB板中的每一个地址命令焊点相连；或者，
[0022]将分为N个地址命令焊点组中的每一个地址命令焊点组的地址命令焊点串联后，再与主控芯片地址命令引脚相连，其中，N大于或等于2。
[0023]这样，可以保证主控芯片的地址命令信号可以通过地址命令线发送至每一个地址命令焊点(每一个DDR)。
[0024]一种兼容不同位宽双倍速率同步动态随机存储DDR的装置，包括:
[0025]如上述的PCB板和至少一个DDR。
[0026]这样，由于PCB板已经为不同位宽的DDR都进行布线，该装置中的DDR可以选择不同位宽的DDR。
[0027]较佳地，所述DDR中的一组基础数据块焊点通过第一数据线组与主控芯片中一个第一类数据引脚相连。
[0028]这样，DDR为第一类DDR时，可以与PCB板进行焊接。
[0029]较佳地，所述DDR为8bit位宽的DDR、16bit位宽的DDR、32bit位宽的DDR以及64bit位宽的DDR中的一种。
[0030]这样，可以保证该装置适用于不同位宽的DDR。
[0031]较佳地，所述DDR中的一组基础数据块焊点通过第二数据线组与主控芯片中一个第二类数据引脚相连。
[0032]这样，DDR为第二类DDR时，可以与PCB板进行焊接。
[0033]较佳地，所述DDR为8bit位宽的DDR、16bit位宽的DDR、32bit位宽的DDR以及64bit位宽的DDR中的一种。
[0034]这样，可以保证该装置适用于不同位宽的DDR。
[0035]采用本发明技术方案，PCB板中通过第一数据线组和第二数据线组分别为不同位宽的DDR进行布线，保证了用户由于不同的需求，可以选择不同位宽的DDR进行焊接，降低了成本，提高了 PCB板的复用性以及兼容性。
【附图说明】
[0036]图1为本发明实施例提供的8bit位宽的DDR3的ball assignment示意图；
[0037]图2为本发明实施例提供的16bit位宽的DDR3的ball assignment示意图；
[0038]图3A为本发明实施例提供的PCB板中地址命令线的连接方式示意图；
[0039]图3B为本发明实施例提供的PCB板中地址命令线的连接方式示意图；
[0040]图3C为本发明实施例提供的PCB板中地址命令线的连接方式示意图；
[0041]图4为本发明实施例提供的第一种32bit DDR内存控制器兼容8bit/16bitDDR3PCB板示意图；
[0042]图5为本发明实施例提供的第二种32bit DDR内存控制器兼容8bit/16bitDDR3PCB板示意图；
[0043]图6为本发明实施例提供的第三种32bit DDR内存控制器兼容16bit/32bitDDR3PCB板示意图；
[0044]图7为本发明实施例提供的第一种16bit DDR内存控制器兼容8bit/16bitDDR3PCB板示意图；
[0045]图8为本发明实施例提供的第二种16bit DDR内存控制器兼容8bit/16bitDDR3PCB板示意图；
[0046]图9为本发明实施例提供的一种兼容不同位宽DDR的装置。
【具体实施方式】
[0047]采用本发明技术方案，能够有效地避免现有技术中存在的PCB Layout必须是相同位宽的DDR，导致PCB板复用性较低，且兼容性较差，且性价比不高的问题。
[0048]本发明实施例提供了一种兼容不同位宽DDR的PCB板，可以应用于各种电子设备的PCB板，下面结合附图对本发明优选的实施方式进行详细说明。
[0049]本发明实施例中的DDR适用于同类型中不同位宽的DDR中ball排布一致的DDR，如DDR2、DDR3等，在本实施例中，仅以DDR3为例。
[0050]参阅图1和图2中的8bit位宽的DDR3和16bit位宽的DDR3的ball assignment,可以得出，图2中16bit位宽的DDR3的框2内的ball排布和图1中8bit位宽的DDR3的ball排布无论地址命令信号还是数据信号都是完全一致的。在DDR中，同一个Byte (基础数据块)内部不同的DQ可以任意调换位置。因此，将框1中的另一个Byte的数据信号连接到另外一个8bit位宽的DDR3中的数据信号上，同一个byte内根据走线的便利性来调换线序，同时将地址命令信号连接到该8bit位宽的DDR3中的地址命令信号上即可实现8bit位宽的DDR3和16bit位宽的DDR3的共板。
[0051]同理，16bit位宽的DDR3和32bit位宽的DDR3也可以实现共板。
[0052]其中，一个Byte的基础数据块包含8个bit的基础数据块焊点，因此一个基础数据块对应一组基础数据块焊点。
[0053]在本实施例中，不同位宽的DDR3中的Byte不同，即基础数据块不同，由于lByte=8bit，因此，8bit位宽的DDR3中有一个基础数据块，16bit位宽的DDR3中有两个基础数据块，而32bit位宽的DDR3通常为两个16bit位宽的DDR3封装组合的，同理，其中包含4个基础数据块。
[0054]本发明实施例提供了一种兼容