一种高速异步串行通信方法
【技术领域】
[0001] 本发明涉及串行传输通信领域，具体涉及高速异步串行数据通信系统。
【背景技术】
[0002] 随着集成电路技术的发展，通信系统对数据传输速率的要求越来越高，早期的并 行传输模式由于速率的提升而逐渐暴露出I/O -致性问题而成为提升系统传输速率的瓶 颈。因此，串行传输系统备受设计者青睐。在高速串行传输系统中，多采用串并转换与并串 转换方法实现数据的高速传输，在发送设备中，通常将低速率并行输出数据经过编码后转 为串行数据，输出至接收设备；类似地，在接收设备中，首先将采样数据进行串并转换，将并 行的低速率数据传输至后续电路模块。
[0003] 在串行传输系统中，为使接收设备能正确采样输入数据，采样时钟以及数据处理 成为电路设计的关键之处。由于在实际应用中，时钟信号存在漂移与抖动现象，例如使用误 差为±5ppm的晶振作为时钟源，运行一天的走时误差为（5x24x60x60)/1000000 = 0. 432s， 在电路运行中，由于时钟或信号误差会引起数据采样错误。为使接收端能够正确采样数据， 多采用数据时钟恢复方法，这些方法设计复杂，并且无法解决因时钟自身跳动漂移而引起 的误差问题。
【发明内容】
[0004] 为降低或避免由于时钟或者信号抖动引起的数据采样错误，本发明提出一种高速 异步串行通信方法，能够降低或消除采样错误。具体设计方案描述如下：
[0005] 本发明一种高速异步串行通信方法包括：数据采样模块、数据判定恢复模块、数据 对齐与串并转换模块：
[0006] 所述数据采样模块，对原始输入数据进行同频不同相的过采样与缓存操作，并将 每相时钟的采样数据输出至数据判定恢复模块，具体实现方法如下：
[0007] 利用锁相环或数据时钟管理器或逻辑电路产生N个同频不同相的采样时钟记为 clkl~clkN，当N = 2时，则clkl与clk2的相位差为90°，当电路工作使能信号有效时， 同时使用clkl与clk2的上升沿以及下降沿采样输入数据，输出4路采样数据；当N>2时， 假设3彡I彡J彡N，则时钟clkl与clkj的相位差为360° * (J-I) /N ;当电路工作使能信 号有效时，使用这N个时钟对原始输入信号进行采样，并将N个时钟的采样数据进行输出。
[0008] 所述数据判定恢复模块包含数据同步部分与数据判定恢复部分，具体实现如下：
[0009] 数据同步部分将不同相的各个采样信号同步至同一时钟域，并将同步后的各个采 样数据输入至数据判定恢复部分；
[0010] 数据判定恢复部分根据上一个输出数据与输出时钟的相位关系，对同步后的采样 数据进行判定，若判定当前采样数据冗余，扔弃当前采样数据，无有效数据输出；若判定当 前采样数据出现缺失，增添缺失数据，同时输出单比特缺失数据与单比特有效判定数据；否 贝1J，输出单比特有效数据。 toon] 所述数据对齐与串并转换模块包括串并转换与数据对齐两部分，具体实现如下：
[0012] 串并转换部分对输入数据进行串并操作，若当前输入为单比特数据，串并转换移 位寄存器移动1位，左移或右移由电路设计所定，串并转换计数器加1 ;若当前输入为2比 特数据，串并转换移位寄存器移动2位，串并转换计数器加2 ;若无有效数据输入，串并转换 移位寄存器不做移动操作，串并转换计数器值不变；当一个串并转换操作完成，则输出串并 转换操作完成标识；
[0013] 数据对齐部分完成数据通信帧格式检测，若移位寄存器值为数据通信帧格式的同 步Key码信号，则表示数据已被同步，修改串并转换部分串并转换计数器的值，使能串并转 换部分的电路重新开始串并转换工作；若串并转换结果为数据通信帧格式的同步开始信 号，表明有效数据帧已开始，则开始输出串并转换结果；若串并转换结果为数据通信帧格式 的同步结束信号，停止输出串并转换结果，等待下一次数据同步。
[0014] 由于本发明根据前一个输出数据与输出时钟的相位关系，动态的判定当前同步后 的采样数据，从而动态的进行删除冗余数据与增加缺失数据或正常数据判定操作，对串行 输入的每比特数据进行判定，电路实现简单，系统稳定，确保了输出数据的正确性。
【附图说明】
[0015] 图1是1?速异步串彳丁通/[目方法的电路结构不意图。
[0016] 图2是数据采样模块电路图。
【具体实施方式】
[0017] 下面结合附图，对本发明作进一步的说明。
[0018] 参照图1，高速异步串行通信方法包括：数据采样模块、数据判定恢复模块、数据 对齐与串并转换模块。
[0019] 数据采样模块利用锁相环或数据时钟管理器或逻辑电路产生N个同频不同相的 采样时钟作为数据采样时钟；当电路工作使能信号有效时，使用这N个时钟对原始输入信 号进行采样，并将每个时钟的采样数据输出至数据判定恢复模块，参照图2,本实施例中采 用2个采样时钟clkl，clk2,使用4组D触发器作为输入数据采样存储单元。
[0020] 数据判定恢复模块包含数据同步部分与数据判定恢复部分，同步部分接收数据采 样模块的采样数据，并使用电路设计中跨时钟域信号同步方法将来自同频不同相的采样数 据同步至本地同一时钟域，本实施例中采用异步FIFO作为同步机制；数据判定恢复部分采 用电路设计中状态机方法实现输出数据的判定，输出判定数据，本实施例中采样数据有4 路，采样的数据以及判定结果如表1所示。
[0021]
[0022] 表1 :数据判定方法实例。
[0023] 数据对齐与串并转换模块包括串并转换与数据对齐两部分：串并转换部分对输入 数据进行串并操作，若当前输入为单比特数据，串并转换移位寄存器移动1位，串并转换计 数器加1 ;若当前输入为2比特数据，串并转换移位寄存器移动2位，串并转换计数器加2 ; 若无有效数据输入，串并转换移位寄存器不做移动操作，串并转换计数器值不变；
[0024] 数据对齐部分完成数据通信帧格式检测，若串并转换结果为数据通信帧格式的同 步Key码信号，则表示数据已被同步，修改串并转换部分串并转换计数器的值，使能串并转 换部分的电路重新开始串并转换工作；若串并转换结果为数据通信帧格式的同步开始信 号，表明有效数据帧已开始，则开始输出串并转换结果；若串并转换结果为数据通信帧格式 的同步结束信号，停止输出串并转换结果，等待下一次数据同步。
【主权项】
1. 一种高速异步串行通信方法，其特征在于，包括：数据采样模块、数据判定恢复模 块、数据对齐与串并转换模块 ： 所述数据采样模块，对原始输入数据进行同频不同相的过采样与缓存操作，并将每相 时钟的采样数据输出至数据判定恢复模块； 所述数据判定恢复模块，接收多相采样数据，根据上一个输出数据与输出时钟的相位 关系，对当前多相采样数据进行检测，判定是否有冗余数据比特与缺失数据比特出现，进行 对应的数据冗余去除与恢复或正常数据判定操作，输出判定数据至数据对齐与串并转换模 块，并更新输出数据与时钟相位关系； 所述数据对齐与串并转换模块，接收判定数据，将数据转换为与同步信号同等位宽的 并行数据，并将转换后的并行数据与同步信号相比较，进行数据帧格式对齐，输出通信协议 有效数据。2. 根据权利要求1所述的高速异步串行通信方法，其特征在于，所述数据采样模块具 体实现如下： 利用锁相环或数据时钟管理器或逻辑电路产生N个同频不同相的采样时钟记为clkl~clkN，当N= 2时，则clkl与clk2的相位差为90°，当电路工作使能信号有效时， 同时使用clkl与clk2的上升沿以及下降沿采样输入数据，输出4路采样数据；当N>2时， 假设3彡I彡J彡N，则时钟clkl与clkj的相位差为360° * (J-I)/N;当电路工作使能信 号有效时，使用这N个时钟对原始输入信号进行采样，并将N个时钟的采样数据进行输出。3. 根据权利要求1所述的高速异步串行通信方法，其特征在于，所述数据判定恢复模 块包含数据同步部分与数据判定恢复部分，具体实现如下： 所述数据同步部分将不同相的各个采样信号同步至同一时钟域，将同步后的各个采样 数据输入至数据判定恢复部分； 所述数据判定恢复部分根据上一个输出数据与输出时钟的相位关系，对同步后的采样 数据进行判定，若判定当前采样数据冗余，扔弃当前采样数据，无有效数据输出；若判定当 前采样数据出现缺失，增添缺失数据，同时输出单比特缺失数据与单比特有效判定数据；否 贝1J，输出单比特有效数据。4. 根据权利要求1所述的高速异步串行通信方法，其特征在于，所述数据对齐与串并 转换模块包括串并转换与数据对齐两部分，具体实现如下： 所述串并转换部分对输入数据进行串并操作，若当前输入为单比特数据，串并转换移 位寄存器移动1位，串并转换计数器加1 ;若当前输入为2比特数据，串并转换移位寄存器 移动2位，串并转换计数器加2 ;若无有效数据输入，串并转换移位寄存器不做移动操作，串 并转换计数器值不变； 所述数据对齐部分完成数据通信帧格式检测，若串并转换结果为数据通信帧格式的同 步Key码信号，则表示数据已被同步，修改串并转换部分串并转换计数器的值，使能串并转 换部分的电路重新开始串并转换工作；若串并转换结果为数据通信帧格式的同步开始信 号，表明有效数据帧已开始，则开始输出串并转换结果；若串并转换结果为数据通信帧格式 的同步结束信号，停止输出串并转换结果，等待下一次数据同步。
【专利摘要】本发明公开了一种高速异步串行通信方法，处理步骤如下：输入高速串行信号，对输入串行信号进行过采样，将采样数据送入至数据判定恢复模块，数据判定恢复模块根据之前输出数据与时钟的相位关系，检测当前输入采样数据是否出现数据冗余或缺失，进行去除冗余数据或恢复缺失数据或正常数据判定操作，更新当前输出数据与时钟的相位关系，将判定的有效数据输入至数据对齐与串并转换操作模块进行数据通信协议的数据帧格式对齐操作，并输出有效数据。本发明方法涉及的电路模块包括：数据采样模块、数据判定恢复模块、数据对齐与串并转换模块。本发明属于通信领域，降低了高速串行传输通信系统中因时钟或信号抖动引起的数据采样错误率，实现方法简单，系统可靠。
【IPC分类】G06F13/42
【公开号】CN105468561
【申请号】CN201410398174
【发明人】不公告发明人
【申请人】山东维航电子科技有限公司
【公开日】2016年4月6日
【申请日】2014年8月14日