航天计算机的制作方法
【技术领域】
[0001]本发明涉及运用到卫星、火箭等航天器的高性能计算的技术领域，具体为一种高集成度的航天计算机及其实现方法。
【背景技术】
[0002]卫星、火箭等航天器上的计算机，由于工作环境的特殊性，特别需要高可靠性的设计，现有的航天计算机大多采用屏蔽加固和多模冗余的设计方法，这些方法往往采用单独的处理器或者单独处理器加上CPLD芯片或者FPGA芯片的方式实现，采用冗余设计的方法实现功能的备份，以达到获取设备可靠性的目的。
[0003]在器件选择上，航天计算机往往采用航天级器件，随着技术的发展，商用器件也逐步被运用到航天计算机。商用器件是指在工业界普遍采用，在日常能够购买到的商业级或者工业级器件，具有成本低、性能高、不受国外进口的限制的优点。相应地，采用商用器件的方案具有成本、性能、研发和生产周期、可购买性等诸多优势。而商用器件中的重要成员:片上系统(S0C:System on chip)，是指在单芯片集成了包括处理器、外部接口以及必要的辅助的设备的一类器件。而最新出现的包含了 ARM双核处理器和可编程逻辑电路的一类片上系统(SOC)特别适合于航天计算机应用。而在需要完成大规模数字信号处理的场景下，数字信号处理器(DSP)器件也得到了广泛引用。
[0004]申请号为201410393492.5的中国专利申请公布了一种多模冗余的皮/纳卫星星载计算机系统，采用三模冗余的MCU作为微小卫星的计算机控制系统。
[0005]申请号为201410392852.X中国专利申请公布了一种基于安卓手机四核微处理器的皮卫星计算机系统。具有很高的集成度，但是该系统未采用冗余的可靠性设计技术。
[0006]申请号为201510036911.4的中国专利申请公布了一种星载计算机的重构方法，提出了如何重构星载计算以应对故障和在线变化的运算任务。
[0007]上述文献所公布的方案，主要在可靠性方面有较完整的设计，最新的专利申请也有集成度方面的考虑，但是存在以下不足:
1)高可靠性设计的方案体积较大，特别是多模冗余的时候，往往采用多个独立的处理器实现；
2)运算能力上无法满足航天器日益增长的需求；
3)部分采用手机处理器的高集成度设计，没有充分考虑可靠性设计的要求；
4)存在实现可靠性的监视、判决和倒换装置，也存在为实现灵活配置运算功能的重构模块，但是两者往往独立存在。
【发明内容】
[0008]本发明所要解决的技术问题是提供一种高集成度、高可靠性、高运算性能的航天计算机。为此，本发明采用如下技术方案:
Ι-a)—颗反熔丝FPGA，其作用是实现系统维护的功能； 所述系统维护功能包括对于整个航天计算机系统的硬件状态检测、运行在硬件之上的逻辑功能监测、并且根据上述检测结果，对于故障的可编程逻辑电路和软件模块进行功能重构；
所述系统维护功能还包括能够根据需要动态加载计算机的运行程序；
所述反熔丝FPGA采用反熔丝编程技术，其内部具有反熔丝阵列开关结构，其逻辑功能的定义由专用编程器根据设计实现所给出的数据文件，对其内部的反熔丝阵列进行烧录，从而使器件实现相应的逻辑功能;其具有一次性编程、高抗干扰性、低功耗、高可靠性、高保密性的特点。
[0009]Ι-b)—颗商用片上系统(SOC)器件，用作航天计算机的中心控制处理器，用于控制航天计算机的外部通信管理、内部通信管理、内部任务管理以及控制算法逻辑控制功能的计算；
所述商用片上系统(S0C)器件，内部包括ARM双核处理器和可编程逻辑电路;所述可编程逻辑电路被配置成的部分包括外部接口、ARM内部接口、DSP内部接口和算术/逻辑运算加速单元四个部分；
所述外部通信管理，包括总线管理、提供给反熔丝FPGA的状态信息报告；
所述内部通信管理，包括内部各参与运算的单元之间的通信管理;所述运算单元包括ARM双核处理器、可编程逻辑电路中的算术/逻辑运算加速单元和三颗DSP;
所述内部任务管理，是指ARM双核处理器进行计算机内部的运算任务分配，使得控制算法的数值计算部分和数字信号处理算法分配给DSP和商用片上系统(SOC)内部的可编程逻辑电路完成，控制算法的逻辑控制功能由ARM双核处理器和可编程逻辑电路完成;在运算任务发生改变的时候，还需要通知反熔丝FPGA对运算单元进行重构以适应不同的运算需求；l_c ) 二颗DSP，其作用是实现的浮点和定点算法运算。
[0010]在以上方案的基础上，航天计算机在功能上包括维护子系统、外部接口、控制子系统、互连子系统和三模冗余运算子系统；
所述维护子系统，由上述反熔丝FPGA组成；
所述外部接口由上述片上系统(SOC)内的片内外部接口和一部分可编程逻辑电路构成；
所述控制子系统由上述片上系统(SOC)内的ARM双核处理器和一部分可编程逻辑电路构成；
所述互联子系统由上述片上系统(SOC)内的一部分可编程逻辑电路构成；
所述三模冗余运算子系统由上述商用片上系统(SOC)内部的一部分可编程逻辑电路和上述三颗DSP组成。
[0011]本发明中，所述外部接口、控制子系统，实现了硬件双机备份，使得ARM双核处理器中的两个处理器核心在硬件上相互独立，而且其外部接口也在硬件电路上相互独立;处理器侧的外部接口作为其中一个处理器核心的外部接口，同时采用可编程逻辑电路侧的软核接口电路作为另一个处理器核心的外部接口。
[0012]互为备份的处理器核心可以分别与独立存储器连接，确保存储器在硬件电路上独立，所述存储器分别连接在ARM双核处理器侧的存储器控制器和可编程逻辑电路侧的存储器控制器，以保证硬件独立。
[0013]本发明中，所述互联子系统，内部实现了ARM处理器核心和三颗DSP间的点对点互连，因此对于控制子系统而言互联子系统是双机备份，同时互联子系统又支持运算子系统中的DSP的三模冗余机制;所述DSP的三模冗余机制在工作时，对三个互为备份的DSP的输出进行比较，取结果相同的两个DSP的输出为正确结果，并且认为输出错误结果的DSP为故障；
所述互联子系统，在可编程逻辑电路电路分别为两个ARM处理器核心配置独立的软核接口电路，并且该软核接口电路与分别对应三颗DSP的三个DSP接口为点对点连接；
所述互联子系统中，分别对应三颗DSP的三个DSP接口，每一个均同时与两个ARM处理器核心连接；
所述互联子系统中，分别对应三颗DSP的DSP接口相互之间也通过DSP的3模冗余机制确保正常工作。
[0014]所述维护子系统完成功能保障和重构控制的任务，功能重构在以下情况下发生:5-a)当其中一个或者多个运算模块包括其外部接口发生故障时，诊断并重构该模块或者接口，所述运算模块包括控制子系统互为备份的ARM处理器核心、互联子系统的接口电路、三模冗余运算子系统位于可编程逻辑电路器件的部分，以及三模冗余运算子系统的三颗DSP;
5-b)根据实际情况，当运算的算法发生更新或者变化，可以分别更新(或者重新加载)部分(或者全部)的运算加速逻辑电路和DSP处理程序；
所述维护子系统完成功能重构任务的时候，能够最大限度保证设备的可用性，包括如下几种情况:
6-a)当互为备份的处理器核心中主用核心发生故障时，首先将正在运行的任务、对外接