数据存储装置及具有该数据存储装置的数据传输系统的制作方法

文档序号:10665733阅读:207来源:国知局
数据存储装置及具有该数据存储装置的数据传输系统的制作方法
【专利摘要】一种数据存储装置,包括一现场可编程门阵列芯片,第一至第三高速传输接口,一第一存储单元,一第二存储单元以及一第三存储单元。所述数据存储装置利用所述第二存储单元快速启动,利用三个高速传输接口提供的高速数据传输通道接收或输出数据,通过所述第一存储单元对数据进行缓存,通过所述第三存储单元进行数据存储,满足了大数据的存储及进行大数据交换的需求。本发明还提供了一种数据传输系统。
【专利说明】
数据存储装置及具有该数据存储装置的数据传输系统
技术领域
[0001] 本发明涉及一种数据存储装置及具有该数据存储装置的数据传输系统。
【背景技术】
[0002] 随着社会和科学技术的发展,人们对于数据量和信息量的需求更大,大数据时代 的到来,传统的数据处理及数据传输速率远远不能满足人们的要求。

【发明内容】

[0003] 鉴于以上内容,有必要提供一种数据存储装置及数据传输系统,以满足大数据的 存储及传输速率。
[0004] 一种数据存储装置,包括: 一现场可编程门阵列芯片; 第一至第三高速传输接口; 一第一存储单元,所述现场可编程门阵列芯片控制所述第一存储单元作为所述数据存 储装置的缓存; 一第二存储单元,存储有所述数据存储装置的启动配置,所述第二存储单元用于支持 所述数据存储装置快速启动;以及 一第三存储单元,所述现场可编程门阵列芯片控制所述第三存储单元为所述数据存储 装置存储数据。
[0005] -种数据传输系统,包括一第一电子装置、一第二电子装置以及一连接模块,所述 第一电子装置及所述第二电子装置均包括一数据存储装置,所述数据存储装置包括: 一现场可编程门阵列芯片; 第一至第三高速传输接口; 一第一存储单元,所述现场可编程门阵列芯片控制所述第一存储单元作为所述数据存 储装置的缓存; 一第二存储单元,存储有所述数据传输系统的启动配置,所述第二存储单元用于支持 所述数据存储装置快速启动;以及 一第三存储单元,所述现场可编程门阵列芯片控制所述第三存储单元为所述数据存储 装置存储数据; 所述数据存储装置通过第一高速传输接口分别装载于所述第一电子装置及所述第二 电子装置内,所述第一电子装置内的数据存储装置的第二及第三高速传输接口通过所述连 接模块与所述第二电子装置内的数据存储装置的第二及第三高速传输接口连接以实现数 据交换。
[0006] 上述数据存储装置及数据传输系统利用所述第二存储单元快速启动,利用三个高 速传输接口提供的高速数据传输通道接收或输出数据,通过所述第一存储单元对数据进行 缓存,通过所述第三存储单元进行数据存储,满足了大数据的存储及进行大数据交换的需 求。
【附图说明】
[0007] 图1是本发明数据存储装置的较佳实施方式的示意图。
[0008] 图2是具有图1中数据存储装置的数据传输系统的较佳实施方式的示意图。
[0009] 图3是图2中时钟模块的较佳实施方式的示意图。
[0010] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0011] 下面结合附图及较佳实施方式对本发明作进一步详细描述: 请参考图1,本发明数据存储装置1〇〇包括一现场可编程门阵列(Field - Programmable Gate Array,FPGA)芯片10、三个快捷外设互联标准(Peripheral Component Interconnect Express,PCIE)接口 21、22 及 23、两个第一存储单元 31 及 32、一第二存储 单元40、一第三存储单元50、一信号转换单元52以及一连接器54。
[0012] 所述PCIE接口 21、22、23通过PCIE总线连接于所述FPGA芯片10。所述FPGA芯 片10连接所述第一存储单元31、32以控制所述第一存储单元31、32作为所述数据存储装 置100的缓存对数据进行缓存。所述第二存储单元40存储有所述数据存储装置的启动配 置,所述第二存储单元40连接所述FPGA芯片10以支持所述数据存储装置100快速启动。 所述第三存储单元50依序通过所述连接器54及所述信号转换单元52连接所述FPGA芯片 10,所述FPGA芯片控制所述第三存储单元50为所述数据存储装置100存储数据。
[0013] 本实施方式中,所述第一存储单元31、32为第三代双倍速率同步动态随机存储器 (Double Data Rate SDRAM3,DDR3),所述第二存储单元40为一闪存,所述第三存储单元50 为四个串口(Serial Advanced Technology Attachment,SATA)硬盘。所述信号转换单元 52通过PCIE总线连接所述FPGA芯片10。所述信号转换单元52用于将PCIE信号与SATA 信号进行相互转换。本实施方式中,所述连接器54为一可支持四个SATA硬盘的串行小型 计算机系统接口(Serial Attached Small Computer System Interface,SAS)连接器。其 他实施方式中,所述信号转换单元52及所述连接器54可以省略,所述第三存储单元50直 接连接所述FPGA芯片10作为所述数据存储装置100内存。
[0014] 所述数据存储装置100通过所述第二存储单元40快速启动,通过三个PCIE接口 21、22、23提供的高速数据传输通道接收或输出数据,通过所述第一存储单元31、32对数据 进行缓存,通过所述第三存储单元50进行数据存储,满足了大数据的存储及进行大数据交 换需求。
[0015] 本实施方式中,所述PCIE接口 21、22、23用于高速传输,其他实施方式中,传输速 率较快的高速传输接口均可用于与本发明。
[0016] 请参考图2,本发明数据传输系统200包括一第一电子装置210、一第二电子装置 220及一连接模块230。所述数据存储装置100分别通过其上的PCIE接口 21装载于第一电 子装置210及第二电子装置220内。所述第一电子装置210内的数据存储装置100的PCIE 接口 22、23通过所述连接模块230与所述第二电子装置220内的数据存储装置100的PCIE 接口 22、23连接以实现数据交换。
[0017] 本实施方式中,所述数据传输系统200还包括一时钟模块240。请参考图3,所述 时钟模块240包括一第一时钟芯片241及一第二时钟芯片242。所述第一时钟芯片241连 接所述第一电子装置210以接收一时钟源进而生成一时钟信号。所述第一时钟芯片241还 连接所述第二时钟芯片242以将生成的时钟信号输出给所述第二时钟芯片242。所述第二 时钟芯片242生成一差分时钟信号CLK0、CLK1通过所述连接模块230输出给所述第二电子 装置220,使得所述第一电子装置210与所述第二电子装置220的时钟同步。
[0018] 当所述第一电子装置210与所述第二电子装置220需要进行大数据传输时,所述 第一电子装置210内的数据存储装置100的两个PCIE接口 22、23与所述第二电子装置220 的数据存储装置100的两个PCIE接口 22、23进行数据输出与接收。传统的通过SATA进行 数据交换的速率仅为600MB/S,通过PCIE进行数据交换的速率可达到6. 4GB/s,满足了大数 据交换的速率。
【主权项】
1. 一种数据存储装置,包括: 一现场可编程门阵列芯片; 第一至第三高速传输接口; 一第一存储单元,所述现场可编程门阵列芯片控制所述第一存储单元作为所述数据存 储装置的缓存; 一第二存储单元,存储有所述数据存储装置的启动配置,所述第二存储单元用于支持 所述数据存储装置快速启动;以及 一第三存储单元,所述现场可编程门阵列芯片控制所述第三存储单元为所述数据存储 装置存储数据。2. 如权利要求1所述的数据存储装置,其特征在于:所述第一至第三高速传输接口均 为一快捷外设互联标准接口。3. 如权利要求1所述的数据存储装置,其特征在于:所述第一存储单元为两个双倍速 率同步动态随机存储器,所述第二存储单元为一闪存。4. 如权利要求1所述的数据存储装置,其特征在于:所述数据存储装置还包括一信号 转换单元及一连接器,所述第三存储单元依序通过所述连接器及所述信号转换单元连接所 述现场可编程门阵列芯片。5. 如权利要求4所述的数据存储装置,其特征在于:所述信号转换单元通过快捷外设 互联标准总线连接所述现场可编程门阵列芯片,所述第三存储单元为四个串口硬盘,所述 连接器为一支持四个串口硬盘的串行小型计算机系统接口连接器。6. -种数据传输系统,包括一第一电子装置、一第二电子装置以及一连接模块,所述第 一电子装置及所述第二电子装置均包括一数据存储装置,所述数据存储装置包括: 一现场可编程门阵列芯片; 第一至第三高速传输接口; 一第一存储单元,所述现场可编程门阵列芯片控制所述第一存储单元作为所述数据存 储装置的缓存; 一第二存储单元,存储有所述数据存储装置的启动配置,所述第二存储单元用于支持 所述数据存储装置快速启动;以及 一第三存储单元,所述现场可编程门阵列芯片控制所述第三存储单元为所述数据存储 装置存储数据; 所述数据存储装置通过第一高速传输接口分别装载于所述第一电子装置及所述第二 电子装置内,所述第一电子装置内的数据存储装置的第二及第三高速传输接口通过所述连 接模块与所述第二电子装置内的数据存储装置的第二及第三高速传输接口连接以实现数 据交换。7. 如权利要求6所述的数据传输系统,其特征在于:所述数据传输系统还包括一时钟 模块,所述时钟模块包括一第一时钟芯片及一第二时钟芯片,所述第一时钟芯片接收一时 钟源进而生成一时钟信号,所述第一时钟芯片还连接所述第二时钟芯片以将生成的时钟信 号输出给所述第二时钟芯片,所述第二时钟芯片生成一差分时钟信号并通过所述连接模块 输出给所述第二电子装置。8. 如权利要求6所述的数据传输系统,其特征在于:所述第一至第三高速传输接口均 为一快捷外设互联标准接口。9. 如权利要求6所述的数据传输系统,其特征在于:所述第一存储单元为两个双倍速 率同步动态随机存储器,所述第二存储单元为一闪存。10. 如权利要求6所述的数据传输系统,其特征在于:所述数据存储装置还包括一信号 转换单元及一连接器,所述第三存储单元依序通过所述连接器及所述信号转换单元连接所 述现场可编程门阵列芯片,所述信号转换单元通过快捷外设互联标准总线连接所述现场可 编程门阵列芯片,所述第三存储单元为四个串口硬盘,所述连接器为一支持四个串口硬盘 的串行小型计算机系统接口连接器。
【文档编号】G06F12/08GK106033396SQ201510103077
【公开日】2016年10月19日
【申请日】2015年3月10日
【发明人】廖达, 熊昕, 谭臻
【申请人】鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1