通用信号采集激励器的制造方法
【技术领域】
[0001]本实用新型涉及一种具有采集与激励功能的测试设备(电路结构)。
【背景技术】
[0002]目前针对种类越来越多，工艺越来越复杂的各种被测设备，功能单一(只针对单一已知机型)的测试设备已难于适应工作需要，因此随着测试技术的发展及各种类型被测设备的出现，要求在对被测设备进行信号采集分析的同时，也能够实现对其逻辑功能的分析。一般的测试设备只有信号采集分析功能，无法提供信号激励功能，不能对被测设备的逻辑功能进行对比分析，因此就给摸透被测设备的功能带来了很大困难。
【实用新型内容】
[0003]为了解决上述现有技术存在的问题，本实用新型提供了一种通用信号采集激励器，能够提供信号激励功能，并能对被测设备的响应进行对比分析，从而变被动测试为主动测试，提高测试设备的逻辑分析水平，提高维修效率。
[0004]本实用新型的方案如下:
[0005]通用信号采集激励器，包括至少一块采集激励卡，所述采集激励卡包括主控制器以及分别与主控制器连接的采集前端模块、采集存储模块、激励输出模块、激励存储模块和上位接口模块；所述采集前端模块主要由依次连接的输入电路、比较器、DAC转换电路组成，其中输入电路作为采集激励卡的采集输入端；所述激励输出模块主要由激励信号锁存电路和输出保护电路组成，其中输出保护电路作为采集激励卡的激励输出端；采集前端模块采集得到的数据送入采集存储模块，同时主控制器通过上位接口模块将记录的数据传输至上位机，主控制器发出的激励波形数据送入激励存储模块，再根据来自主控制器的控制信号通过激励输出模块将激励数据输出。
[0006]在以上方案的基础上，本实用新型还进一步对电路结构作如下优化:
[0007]采集激励卡上还增设有激励采集时钟控制模块，该激励采集时钟控制模块与主控制器、采集前端模块连接和激励输出模块均有连接，分别向采集前端模块连接和激励输出模块相应输出采集时钟和激励时钟。
[0008]采集前端模块中比较器与MC转换电路之间设置有采集缓冲器；激励输出模块中还设置有激励缓冲器。
[0009]上位接口模块采用PCIE接口。
[0010]采集激励卡还包括触发控制模块，分别与主控制器、采集前端模块和采集存储模块连接，用于配置采集开始的条件，从而使采集更灵活化。
[0011]采集存储模块包括采集存储控制器和采集数据存储器，通过采集存储控制器实现正常存储和超前存储两种不同的存储模式。
[0012]本实用新型具有以下有益效果:
[0013]电路结构简明，可以设置四块以上的采集激励卡，采集通道和激励通道数量大，每台通用信号采集激励器可提供不少于256个采集、激励通道。
[0014]通过对被测件输出激励信号，变被动测试为主动测试。
[0015]可实现激励和采集的同步执行，便于将两组数据进行对比分析。
[0016]利用采集存储控制器，可对采集信号进行超前存储，且超前存储步数可设。
[0017]采用PCIE技术实现采集激励卡的数据传输，信号高速稳定。
【附图说明】
[0018]图1为本实用新型的通用采集激励器系统结构示意图。
[0019]图2为本实用新型中采集激励卡的结构示意图。
【具体实施方式】
[0020]如图1所示，通用信号采集激励器由四块采集激励卡构成，每张卡各包括64个采集通道和64个激励通道，四张卡共同构成256个采集通道和256个激励通道。四张卡分别通过4路PCIE接口与PC机连接。
[0021]采集激励卡结构如附图2所示，其输入和输出接口分别连接被测件的输出和输入接口。采集激励卡中各主要模块(电路)可按照以下工作模式运行:
[0022]—、采集激励卡的采集前端模块对被测件进行数据采集。该模块包括DAC转换模块、比较器模块和输入电路模块。
[0023]二、由采集前端模块送来的信号进入采集存储模块，以实现数据采集和数据存储的同步进行。该模块由采集存储控制器和采集数据存储器组成，数据存储分为正常存储和超前存储两种。
[0024]三、在采集数据的同时，主控制器实现条件判断(即图2中“触发控制模块”发出的触发信号)并开始记录采集数据；
[0025]四、完成数据的全部采集和存储工作后，再通过上位接口模块，将采集到的数据传输至上位机(PC机)进行存储、处理和分析。
[0026]以上步骤完成系统的信号采集功能。
[0027]五、完成信号采集任务后，可发送激励波形数据到激励存储模块，该模块由激励数据存储器和激励存储控制器两个功能块组成，可根据控制信号和时钟信号，将数据发送至激励通道；
[0028]六、通过激励输出模块(主要通过图2中“激励缓冲器”和“输出缓存器”实现)，将激励数据输出到被测件的输入端。该模块包括输出锁存器和输出保护电路两部分；
[0029]七、发送激励数据到被测件后，再对被测件进行信号采集得到同步的采集数据，用户可对此数据进行详细分析。
[0030]采集激励卡上还包括一个激励采集时钟控制模块，用于输出采集时钟和激励时钟，并在“激励-采集”模式下，完成同步激励时钟与采集时钟的工作，防止出现激励与采集错位的情况；完成同步内时钟(FPGA内部的时钟)和外时钟(被测件的时钟)的工作，改善采集过程中的时钟飘移现象。
【主权项】
1.通用信号采集激励器，其特征在于:包括至少一块采集激励卡，所述采集激励卡包括主控制器以及分别与主控制器连接的采集前端模块、采集存储模块、激励输出模块、激励存储模块和上位接口模块；所述采集前端模块主要由依次连接的输入电路、比较器、DAC转换电路组成，其中输入电路作为采集激励卡的采集输入端；所述激励输出模块主要由激励信号锁存电路和输出保护电路组成，其中输出保护电路作为采集激励卡的激励输出端；采集前端模块采集得到的数据送入采集存储模块，同时主控制器通过上位接口模块将记录的数据传输至上位机，主控制器发出的激励波形数据送入激励存储模块，再根据来自主控制器的控制信号通过激励输出模块将激励数据输出。2.根据权利要求1所述的通用信号采集激励器，其特征在于:所述采集激励卡还包括激励采集时钟控制模块，该激励采集时钟控制模块与主控制器、采集前端模块连接和激励输出模块均有连接，分别向采集前端模块连接和激励输出模块相应输出采集时钟和激励时钟。3.根据权利要求1所述的通用信号采集激励器，其特征在于:所述采集前端模块中比较器与DAC转换电路之间设置有采集缓冲器；所述激励输出模块中还设置有激励缓冲器。4.根据权利要求1所述的通用信号采集激励器，其特征在于:所述上位接口模块采用PCIE 接 P ο5.根据权利要求1所述的通用信号采集激励器，其特征在于:所述采集激励卡还包括触发控制模块，分别与主控制器、采集前端模块和采集存储模块连接，用于配置采集开始的条件。6.根据权利要求1所述的通用信号采集激励器，其特征在于:所述采集存储模块包括采集存储控制器和采集数据存储器，通过采集存储控制器实现正常存储和超前存储两种不同的存储模式。
【专利摘要】本实用新型提供了一种通用信号采集激励器，能够提供信号激励功能，并能对被测设备的响应进行对比分析，从而提高测试设备的逻辑分析水平，提高维修效率。该通用信号采集激励器的每个采集激励卡包括主控制器以及分别与主控制器连接的采集前端模块、采集存储模块、激励输出模块、激励存储模块和上位接口模块；采集前端模块中的输入电路作为采集激励卡的采集输入端；激励输出模块中的输出保护电路作为采集激励卡的激励输出端；采集前端模块采集得到的数据送入采集存储模块，同时主控制器通过上位接口模块将记录的数据传输至上位机，主控制器发出的激励波形数据送入激励存储模块，再根据来自主控制器的控制信号通过激励输出模块将激励数据输出。
【IPC分类】G06F13/38, G06F11/26, G01D21/00
【公开号】CN204856469
【申请号】CN201520450298
【发明人】康前望, 李晓孺, 张渝洲
【申请人】西安翔迅科技有限责任公司
【公开日】2015年12月9日
【申请日】2015年6月26日