一种高精度ntp时间戳标记硬件装置的制造方法
【技术领域】
[0001]本实用新型属于电力电站监控装置，具体涉及一种高精度ΝΤΡ时间戳标记硬件装置。
【背景技术】
[0002]现阶段的电站监控设备中，普遍采用的时间戳标记事件的方法较为简单，直接从时频设备输出的IRIG-B码(“美国靶场仪器组码”的一种，每秒一次频率的Β型时间码)信号，获取以秒为间隔精度的ΝΤΡ时间。但对秒与秒之内发生的事件进行时间标记，则往往依靠晶振计数估值的方法获得，时间戳标记电路普遍精度不高。
[0003]电站监控装置普遍使用时频设备输出的IRIG-B码信号作时间参考，获取ΝΤΡ时间。由于IRIG-B码信号周期为1秒，在每个时间秒，发出带有帧头信号的时间编码，则每秒帧头脉冲到达时，ΝΤΡ时间是准确无误的。在两个秒脉冲之内发生的任一运维事件要得到一个准确的时间戳进行标记，则可以用插值，估计等算法，描述如下:
[0004]使用本地晶振，如频率25Μ晶振计数，计数器Α从每个B码信号秒脉冲点开始清0，累加计数。当运维事件发生时，记录下计数器A的值tl，然后计数器A继续从0开始计数，直到下一个秒脉冲的到达，记录下计数器B的值t2。解析B码信息，得到这两个秒脉冲时间点NTP时间，TS1，TS2，通常32位数值表示，年月日时分秒纳秒皮秒。利用插值，估计等算法，可以得到事件发生点的时间戳。
[0005]由于B码信号周期为1秒，每秒发出带有帧头信号的时间编码，则每秒帧头脉冲到达时，NTP时间是准确无误的。在两个秒脉冲之内的任一时间发生的事件要得到一个时间戳，则必须用插值，估计等算法，这个依赖于本地晶振的时钟精度，频率是否足够高，以及算法的可靠性。另外，输入的B码，由于时频设备精度影响，本身有各种频率成分的相位噪音。这些因素使得到的NTP时间戳不容易达到纳秒级的精度。
【实用新型内容】
[0006]本实用新型的目的在于提供一种高精度NTP时间戳标记硬件装置，解决现有技术很难使NTP时间戳达到纳秒级精度的问题。
[0007]为了实现上述目的，本实用新型采用的技术方案如下:
[0008]—种高精度NTP时间戳标记硬件装置，包括IRIG-B接口模块，与IRIG-B接口模块相连的可编程逻辑硬件电路FPGA，分别与可编程逻辑硬件电路FPGA相连的8X PHY芯片、物理芯片PHY和晶振0SC25M，与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。
[0009]进一步地，所述可编程逻辑硬件电路FPGA包括分别与IRIG-B接口模块相连的帧同步电路和提取国际统一标准时间NTP电路，分别与帧同步电路相连的计数器模块和数字锁相环电路，与计数器模块相连的精确时间合成电路，所述数字锁相环电路还与计数器模块相连，所述提取国际统一标准时间NTP电路还与精确时间合成电路相连，所述8X PHY芯片与计数器模块和精确时间合成电路相连，所述精确时间合成电路还与物理芯片PHY相连，所述晶振0SC25M与数字锁相环电路相连。
[0010]再进一步地，所述数字锁相环电路包括依次相连的第二斜坡发生器、鉴相器模块、自适应滤波器、增益模块、电压转换模块、数控振荡器、第一斜坡发生器，以及与数控振荡器相连锁相环模块；所述帧同步电路与第二斜坡发生器相连；所述数控振荡器还与计数器模块相连，所述晶振0SC25M与锁相环模块相连；所述第一斜坡发生器还与鉴相器模块相连。
[0011]更进一步地，所述IRIG-B码接口模块由同轴头和RS422/485转TTL芯片组成。
[0012]另外，本实用新型还包括与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。
[0013]值得说明的是，本实用新型所采用的电路、模块均为现有技术，故而不在此赘述。
[0014]本实用新型与现有技术相比，具有以下优点及有益效果:
[0015]本实用新型可以得到精确的时间戳信息，其精确度可以达到100ns的量级；而且可以准确及时的把相关事件的对应时间戳信息打包到事件的数据包里，便于上联服务器对于事件的记录和相关处理。
【附图说明】
[0016]图1为本实用新型的系统框图。
【具体实施方式】
[0017]下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。
实施例
[0018]如图1所示，一种高精度NTP时间戳标记硬件装置，包括IRIG-B接口模块，与IRIG-B接口模块相连的可编程逻辑硬件电路FPGA，分别与可编程逻辑硬件电路FPGA相连的8X PHY芯片、物理芯片PHY和晶振0SC25M，与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。另外，还包括与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。其中，所述IRIG-B码接口模块由同轴头和RS422/485转TTL芯片组成。
[0019]具体地，所述可编程逻辑硬件电路FPGA包括分别与IRIG-B接口模块相连的帧同步电路和提取国际统一标准时间NTP电路，分别与帧同步电路相连的计数器模块和数字锁相环电路，与计数器模块相连的精确时间合成电路，所述数字锁相环电路还与计数器模块相连，所述提取国际统一标准时间NTP电路还与精确时间合成电路相连，所述8X PHY芯片与计数器模块和精确时间合成电路相连，所述精确时间合成电路还与物理芯片PHY相连，所述晶振0SC25M与数字锁相环电路相连。
[0020]具体地，所述数字锁相环电路包括依次相连的第二斜坡发生器、鉴相器模块、自适应滤波器、增益模块、电压转换模块、数控振荡器、第一斜坡发生器，以及与数控振荡器相连锁相环模块；所述帧同步电路与第二斜坡发生器相连；所述数控振荡器还与计数器模块相连，所述晶振0SC25M与锁相环模块相连；所述第一斜坡发生器还与鉴相器模块相连。
[0021]本实用新型各部件的作用以及相应的操作流程:
[0022]另外，相关的时间信息数据通过本实用新型的8X光模块接口输入到8XPHY芯片，经过该8XPHY芯片处理后将数据传输给可编程逻辑硬件电路FPGA。
[0023]然而本实用新型的可编程逻辑硬件电路FPGA输出的插有时间戳后的事件数据包是通过物理芯片PHY传输至2X上联服务器RG45 口，然后传入上联服务器。
[0024]IRIG-B码接口模块接收GPS/北斗时频设备送来的IRIG-B码信号，转换为TTL信号送入可编程逻辑硬件电路FPGA，这是参考时间B码信号输入。
[0025]然而，输入到可编程逻辑硬件电路FPGA的B码信号由帧同步电路解出1PPS的秒脉冲，从而得到国际统一时间NTP，随后数字锁相环电路会跟踪1PPS秒脉冲信号，得到一个频率为50MHz的数控振荡器的输出时钟，这个时钟与1PPS的秒脉冲同频率。用这个数控振荡器输出的50MHz时钟通过计数器模块进行计时，那么时间精度可以做到100ns，因为它是不断在跟踪1PPS秒脉冲信号的。
[0026]本实用新型的自适应滤波器的3db宽带在0.01Hz?10Hz区间变换，极大地过滤了时频设备由于自身精度和传输时钟漂移等影响所带来的各种频率成分的相位噪音。
[0027]本实用新型的计数器模块使用数控振荡器的输出时钟50MHz来进行计数，从每个B码信号秒脉冲起始点开始清零，然后每个时钟周期进行累加计数，当监控口进来事件发生时，记录下计数器模块的值tl事件，则此事件发生时的国际统一时间为上一个秒脉冲到达时国际统一时间TS1加上tl*20ns。具体公式为:TSl+tl*20ns ;其中，20ns是因为本实用新型的计数器模块采用的是50MHz的时钟进行计算的，因此时钟的每个周期是20ns，则对应的时间是计数值*20ns。
[0028]本实用新型的精确时间合成电路，可将合成出的精确时间戳(精度可以达到100ns)加到事件包上，经过格式封装，发送给物理芯片PHY。通过物理芯片PHY再通过2X上联服务器RG45 口将相关信息传输至上联服务器。
[0029]按照上述实施例，便可很好地实现本实用新型。值得说明的是，基于上述结构设计的前提下，为解决同样的技术问题，即使在本实用新型上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本实用新型一样，故其也应当在本实用新型的保护范围内。
【主权项】
1.一种高精度NTP时间戳标记硬件装置，其特征在于，包括IRIG-B接口模块，与IRIG-B接口模块相连的可编程逻辑硬件电路FPGA，分别与可编程逻辑硬件电路FPGA相连的8X PHY芯片、物理芯片PHY和晶振0SC25M，与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。2.根据权利要求1所述的一种高精度NTP时间戳标记硬件装置，其特征在于，所述可编程逻辑硬件电路FPGA包括分别与IRIG-B接口模块相连的帧同步电路和提取国际统一标准时间NTP电路，分别与帧同步电路相连的计数器模块和数字锁相环电路，与计数器模块相连的精确时间合成电路，所述数字锁相环电路还与计数器模块相连，所述提取国际统一标准时间NTP电路还与精确时间合成电路相连，所述8X PHY芯片与计数器模块和精确时间合成电路相连，所述精确时间合成电路还与物理芯片PHY相连，所述晶振0SC25M与数字锁相环电路相连。3.根据权利要求2所述的一种高精度NTP时间戳标记硬件装置，其特征在于，所述数字锁相环电路包括依次相连的第二斜坡发生器、鉴相器模块、自适应滤波器、增益模块、电压转换模块、数控振荡器、第一斜坡发生器，以及与数控振荡器相连锁相环模块；所述帧同步电路与第二斜坡发生器相连；所述数控振荡器还与计数器模块相连，所述晶振0SC25M与锁相环模块相连；所述第一斜坡发生器还与鉴相器模块相连。4.根据权利要求3所述的一种高精度NTP时间戳标记硬件装置，其特征在于，所述IRIG-B码接口模块由同轴头和RS422/485转TTL芯片组成。5.根据权利要求4所述的一种高精度NTP时间戳标记硬件装置，其特征在于，还包括与8X PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45 口。
【专利摘要】本实用新型公开了一种高精度NTP时间戳标记硬件装置，解决现有技术很难使NTP时间戳达到纳秒级精度的问题。本实用新型包括IRIG-B接口模块，与IRIG-B接口模块相连的可编程逻辑硬件电路，分别与可编程逻辑硬件电路相连的8XPHY芯片、物理芯片PHY和晶振OSC25M，与8X？PHY芯片相连的8X光模块接口，以及与物理芯片PHY相连的2X上联服务器RG45口。本实用新型可以得到精确的时间戳信息，其精确度可以达到100ns的精度；而且可以准确及时的把相关事件的对应时间戳信息打包到事件的数据包里，便于上联服务器对于事件的记录和相关处理。
【IPC分类】H03L7/18, G06F13/38
【公开号】CN205068379
【申请号】CN201520827605
【发明人】李煜, 杨勇, 吴琦
【申请人】成都芯程科技有限责任公司
【公开日】2016年3月2日
【申请日】2015年10月23日