一种长尺寸检测磁传感器及其制作方法
【专利摘要】本发明提供一种长尺寸检测磁传感器及其制作方法。长尺寸检测磁传感器包括至少一个检测单元和支撑所述检测单元的印制电路板，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，每组所述芯片组内的所述短磁传感器芯片横向顺序排列。该长尺寸检测磁传感器成本低，而且还具有结构简单、体积小、厚度薄、灵敏度高等优点，符合现代社会对磁传感器的微型化，集成化，低功耗及高性能的要求。
【专利说明】一种长尺寸检测磁传感器及其制作方法
【技术领域】
[0001]本发明属于磁传感器【技术领域】，具体涉及一种用于检测长尺寸磁标记的检测磁传感器及其制作方法。
【背景技术】
[0002]磁传感器是利用敏感单元对磁场、电流、应力应变、温度、光等变化引起的磁变化起敏感作用的特性，通过敏感单元捕捉被测器件的磁变化，然后将磁变化转变为电信号，测量电信号即可辨别被测器件的大小。磁传感器被广泛应用于航空、航天、微电子，地质探矿、医学成像、信息采集以及金融及军事等领域。
[0003]传统的磁传感器采用线圈作为磁敏单元，这种以线圈为磁敏单元的磁传感器存在体积大、灵敏度低、难以集成、响应慢、分辨率低，稳定性、可靠性和抗干扰能力差等缺陷。传统的线圈式磁传感器已越来越不能适应金融业发展的要求。为此，相关技术人员开发了薄膜磁传感器，即以磁传感器芯片作为磁敏单元，磁传感器芯片包括由磁感应膜构成的惠斯通电桥电路，通过惠斯通电桥电路获得磁信号。这种薄膜磁传感器具有体积小、厚度薄、灵敏度高等特点，符合现代社会对磁传感器的微型化、集成化、低功耗及高性能等诸多发展要求。
[0004]然而，随着防伪技术的发展，为了增强金融币种或票据的防伪能力，防伪标识的长度不断增加，而且防伪标识的分布范围越来越广，这大大提高了检测仿伪标识的难度。虽然可以通过增加磁感应膜的长度来扩大磁感应传感器的检测范围，但是，受晶圆密度的限制，磁感应膜的长度的增加又会降低磁传感器芯片成品率，增加磁传感器芯片的制造成本。
【发明内容】
[0005]本发明要解决的技术问题就是针对现有技术中存在的上述缺陷，提供一种长尺寸检测磁传感器及其制作方法，其不仅检测范围大，而且制造成本低。
[0006]为此，本发明提供一种长尺寸检测磁传感器，包括至少一个检测单元和支撑所述检测单元的印制电路板，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，而且，同一芯片组内的所述短磁传感器芯片横向顺序排列。
[0007]其中，所述芯片组内和/或芯片组与芯片组之间的所述短磁传感器芯片串联或并联成惠斯通电桥电路。
[0008]其中，所述检测单元包括M组芯片组，所述M个芯片组纵向并行排列，其中，M为大于或等于2的整数。
[0009]其中，每组所述芯片组包括N片短磁传感器芯片，每片所述短磁传感器芯片包括两条磁敏感膜，其中，第η-1片短磁传感器芯片的第一条磁敏感膜的尾端与第η片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第一条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η-1片短磁传感器芯片的第二条磁敏感膜的尾端与第η片短磁传感器芯片内的第二条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第二条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第二条磁敏感膜的首端电连接，而且，第η-1片短磁传感器芯片的第一条磁敏感膜的首端接Vcc,第η-1片短磁传感器芯片的第二条磁敏感膜的首端接地，第η+1片短磁传感器芯片的第一条磁敏感膜的尾端与η+1片短磁传感器芯片的第二条磁敏感膜的尾端电连接，并接Vout ；2 ^ η的整数。
[0010]其中，每组所述芯片组包括M片短磁传感器芯片，每片所述短磁传感器芯片包括两条磁敏感膜，其中，第m-Ι短磁传感器芯片内的第一条磁敏感膜的首端、第m短磁传感器芯片内的第一条磁敏感膜的首端和第m+1短磁传感器芯片内的第一条磁敏感膜的首端电连接并共同接Vcc，第m-Ι短磁传感器芯片内的第一条磁敏感膜的尾端、第m短磁传感器芯片内的第一条磁敏感膜的尾端和第m+1短磁传感器芯片内的第一条磁敏感膜的尾端交汇电连接形成公共节点A，第m-Ι短磁传感器芯片内的第二条磁敏感膜的尾端、第m短磁传感器芯片内的第二条磁敏感膜的尾端和第m+1短磁传感器芯片内的第二条磁敏感膜的尾端交汇电连接形成公共节点B,公共节点A和公共节点B共同接Vout,第m-Ι短磁传感器芯片内的第二条磁敏感膜的首端、第m短磁传感器芯片内的第二条磁敏感膜的首端和第m+1短磁传感器芯片内的第二条磁敏感膜的首端电连接并共同接地，2 < m的整数。
[0011]其中，在同一所述芯片组内，相邻两个所述短磁传感器芯片的磁感应膜横向无缝排列。
[0012]其中，在同一所述芯片组内，相邻两个所述短磁传感器芯片的磁感应膜横向存在间隙。
[0013]其中，所述短磁传感器芯片的磁感应膜的长度小于或等于3.3_。
[0014]其中，在同一所述芯片组内，所述短磁传感器芯片相互平行设置并使得所述短磁传感器芯片的磁感应膜位于同一平面内。
[0015]其中，每个检测单元对应一个独立输出通道。
[0016]其中，所述短磁传感器芯片包括至少两条彼此平行且钉扎方向相同或相反的磁感应膜、焊盘以及导线，通过所述焊盘和导线将所述磁感应膜电连接形成惠斯通电桥电路。
[0017]其中，所述磁感应膜为巨磁阻磁感应膜、各向异性磁阻磁感应膜、隧穿效应磁阻磁感应膜、巨磁阻抗效应磁阻磁感应膜、霍尔效应膜或巨霍尔效应膜。
[0018]其中，还包括焊针，所述焊针固定于所述印制电路板，并与所述印制电路板上的导电线路电连接。
[0019]其中，还包括屏蔽外壳，所述印制电路板设置于所述屏蔽外壳内，并使所述芯片组与设置在所述屏蔽外壳上的导磁孔相对。
[0020]其中，所述屏蔽外壳采用铁氧体材料或坡莫合金材料制成，或者由金属材料和/或非金属材料制成，并在所述金属材料和/或非金属材料的表面涂覆蔽镀层。
[0021]本发明还提供一种长尺寸检测磁传感器的制造方法，包括:
[0022]获取印制电路板和检测单元，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，同一组所述芯片组内的所述短磁传感器芯片横向顺序排列；
[0023]将所述检测单元固定于所述印制电路板，并使所述检测单元的输入端及信号输出端与所述印制电路板的导电线路电连接；[0024]获取焊针，将所述焊针固定于所述印制电路板，并借助所述印制电路板上的导电线路使所述焊针与所述检测单元的输入端及信号输出端电连接；
[0025]获取屏蔽外壳，将所述印制电路板放置于所述屏蔽外壳内，并使所述检测单元与设置在所述屏蔽外壳上的导磁孔相对；
[0026]向所述屏蔽外壳内填入树脂胶，并将其烘干老化，从而将所述印制电路板固定于所述屏蔽外壳内；
[0027]将位于所述屏蔽外壳外侧和所述导磁孔周围的多余树脂胶去除。
[0028]本发明提供的长尺寸检测磁传感器中，包括至少一个检测单元，每个检测单元包括至少一组芯片组，每组芯片组包括至少三片短磁传感器芯片，通过长度较短的短磁传感器芯片排列形成长磁传感器，满足了检测长防伪标识的需求，而且，克服了晶圆密度的限制，短磁传感器芯片的良率高于一体结构的长磁传感器芯片的良率，从而降低了长尺寸检测磁传感器的制作成本。该长尺寸检测磁传感器还具有结构简单、体积小、厚度薄、灵敏度高等优点，符合现代社会对磁传感器的微型化，集成化，低功耗及高性能的要求。
【专利附图】
【附图说明】
[0029]图1a为本发明实施例长尺寸检测磁传感器的分解图；
[0030]图1b为图1a的局部放大图；
[0031]图2为本发明实施例检测单元的结构图，短磁传感器芯片串联，而且，短磁传感器芯片的磁感应膜有缝排列；
[0032]图3为本发明实施例短磁传感器芯片的结构图；
[0033]图4为本发明另一实施例检测单元的结构图，短磁传感器芯片并联，而且，短磁传感器芯片的磁感应膜有缝排列；
[0034]图5a本发明另一实施例检测单元的结构图，短磁传感器芯片串联，而且，短磁传感器芯片的磁感应膜无缝排列；
[0035]图5b本发明另一实施例检测单元的结构图，短磁传感器芯片并联，而且，短磁传感器芯片的磁感应膜无缝排列；
[0036]图6为本发明实施例多通道检测单元的结构图；
[0037]图7为本发明实施例长尺寸检测磁传感器的制造方法流程图；
[0038]图8a本发明又一实施例多通道读卡器磁传感器的结构图；
[0039]图Sb本发明实施例多通道读卡器磁传感器的分解图。
【具体实施方式】
[0040]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的长尺寸检测磁传感器及其制作方法进行详细描述。
[0041]图1a为本发明实施例长尺寸检测磁传感器的分解图，图1b为图1a的局部放大图。如图1a和图1b所示，长尺寸检测磁传感器包括屏蔽外壳1、检测单元2和印制电路板3，印制电路板3用于支撑检测单元2，检测单元2和印制电路板3设于屏蔽外壳I内。检测单元2可以是单通道检测单元，也可以是多通道检测单元。在屏蔽外壳I上设有导磁孔
11,检测单元2与导磁孔11相对。防伪标识产生的磁场穿过导磁孔11后被检测单元2接收。每个检测单元2得到设置在被检票据不同部位的磁标识信号，根据获得的磁标识信号的有无及强弱，可以判断不同位置磁标识的真伪。
[0042]为了便于描述实施例，本实施例将检测单元(或磁感应膜)的长度方向定义为横向，将检测单元(或磁感应膜)的宽度方向定义为纵向。
[0043]图2为本发明实施例检测单元的结构图。如图2所示，检测单元2为单通道检测单元，其包括一组芯片组，每组芯片组包括三片短磁传感器芯片21a、21b、21c，而且三片短磁传感器芯片21a、21b、21c横向顺序排列,三片短磁传感器芯片21a、21b、21c平行设置,并排列成一条直线，每个短磁传感器芯片包括两条相互平行的磁感应膜，三片短磁传感器芯片21a、21b、21c的磁感应膜之间存在缝隙。当然，如图5a所示，三片短磁传感器芯片21a、21b,21c也可以不在同一直线上排列，以使三片短磁传感器芯片21a、21b、21c的磁感应膜之间实现无缝隙连接。另外，每组芯片组也可以包括更多个短磁传感器芯片，即，每组芯片组可以包括三片或三片以上短磁传感器芯片。作为本发明的一实施例，在单通道检测磁传感器中，包括一组芯片组，该芯片组包括至少三片短磁传感器芯片，三片短磁传感器芯片横向顺序排列，其磁感应膜之间可存在缝隙连接，也可实现无缝隙连接。
[0044]本实施例短磁传感器芯片的长度不大于10mm，优选等于或小于3.3mm。将多个短磁传感器芯片横向(沿其长度)排列获得长磁传感器芯片。相对于一体结构的长磁传感器芯片而言，由短磁传感器芯片拼接而成的长磁传感器芯片的良率高于一体结构的长磁传感器芯片的良率，从而可以降低磁传感器制造的成本。
[0045]图3为本发明实施例短磁传感器芯片的结构图。如图3所示，短磁传感器芯片包括两条平行设置的磁感应膜211a、211b和焊盘212a、212b、212c、212d，其中，第一焊盘212a和第二焊盘212b分别设置在第一磁感应膜211a的首端和尾端，第三焊盘212c和第四焊盘212d分别设置在第二磁感应膜211b的首端和尾端。
[0046]磁感应膜211a、211b的钉扎方向可以相同，也可以相反。磁感应膜为巨磁阻磁感应膜、各向异性磁阻磁感应膜、隧穿效应磁阻磁感应膜、巨磁阻抗效应磁阻磁感应膜、霍尔效应膜或巨霍尔效应膜。
[0047]本实施例利用导线将三片短磁传感器芯片21a、21b、21c串联形成惠斯通半桥电路。如图2所示，第一短磁传感器芯片21a内的第一条磁敏感膜的尾端与第二短磁传感器芯片21b内的第一条磁敏感膜的首端电连接，第二短磁传感器芯片21b内的第一条磁敏感膜的尾端与第三短磁传感器芯片21c内的第一条磁敏感膜的首端电连接；第一短磁传感器芯片21a内的第二条磁敏感膜的尾端与第二短磁传感器芯片21b内的第二条磁敏感膜的首端电连接，第二短磁传感器芯片21b内的第二条磁敏感膜的尾端与第三短磁传感器芯片21c内的第二条磁敏感膜的首端电连接；而且，第一短磁传感器芯片21a内的第一条磁敏感膜的首端接Vcc (电源),第一短磁传感器芯片21a的第二条磁敏感膜的首端接地(Gnd),第三短磁传感器芯片21c的第一条磁敏感膜的尾端与第三短磁传感器芯片21c的第二条磁敏感膜的尾端电连接，并接Vout，Vout作为惠斯通半桥电路的信号输出端。
[0048]在上述实施例中，每组芯片组设有三片短磁传感器芯片，但本发明并不局限于此，每组芯片组可以根据需要设置三片以上短磁传感器芯片。实际上，每组芯片组可以包括N片短磁传感器芯片，N ≥ 3的整数。只要将短磁传感器芯片按照以下方式串联即可，即，第η-1片短磁传感器芯片的第一条磁敏感膜的尾端与第η片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第一条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η-1片短磁传感器芯片的第二条磁敏感膜的尾端与第η片短磁传感器芯片内的第二条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第二条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第二条磁敏感膜的首端电连接，而且，第η-1片短磁传感器芯片的第一条磁敏感膜的首端接Vcc,第η-1片短磁传感器芯片的第二条磁敏感膜的首端接地，第η+1片短磁传感器芯片的第一条磁敏感膜的尾端与η+1片短磁传感器芯片的第二条磁敏感膜的尾端电连接，并接Vout ；2 ^ η的整数。当N大于或等于4时，其余各短磁传感器芯片的连接按此原理类推，N大于或等于η+1的整数。
[0049]在另一实施例中，利用导线将三片短磁传感器芯片21a、21b、21c并联形成惠斯通半桥电路。如图4所示，第一短磁传感器芯片21a内的第一条磁敏感膜的首端、第二短磁传感器芯片21b内的第一条磁敏感膜的首端和第三短磁传感器芯片21c内的第一条磁敏感膜的首端电连接，共同接入Vcc，第一短磁传感器芯片21a内的第一条磁敏感膜的尾端、第二短磁传感器芯片21b内的第一条磁敏感膜的尾端和第三短磁传感器芯片21c内的第一条磁敏感膜的尾端电连接，共同接于节点1，第一短磁传感器芯片21a内的第二条磁敏感膜的尾端、第二短磁传感器芯片21b内的第二条磁敏感膜的尾端和第三短磁传感器芯片21c内的第二条磁敏感膜的尾端电连接，共同接于节点2,节点I和节点2共同接Vout,将第一短磁传感器芯片21a内的第二条磁敏感膜的首端和第二短磁传感器芯片21b内的第二条磁敏感膜的首端及第三短磁传感器芯片21c内的第二条磁敏感膜的首端电连接接地。
[0050]在将短磁传感器芯片并联时，每组芯片组同样不局限于三片短磁传感器芯片。与串联时类似，每组芯片组可以包括M片短磁传感器芯片，MS 3的整数，只要将M片短磁传感器芯片按照以下方式并联即可，即，第m-Ι短磁传感器芯片内的第一条磁敏感膜的首端与第m短磁传感器芯片内的第一条磁敏感膜的首端及m+Ι短磁传感器芯片内的第一条磁敏感膜的首端电连接接Vcc,第m-Ι短磁传感器芯片内的第一条磁敏感膜的尾端与第m短磁传感器芯片内的第一条磁 敏感膜的尾端及m+Ι短磁传感器芯片内的第一条磁敏感膜的尾端电连接，接公共节点1，第m-Ι短磁传感器芯片内的第二条磁敏感膜的尾端与第m短磁传感器芯片内的第二条磁敏感膜的尾端及m+Ι短磁传感器芯片内的第二条磁敏感膜的尾端电连接接公共节点2，节点I和节点2共同接Vout，将第m-Ι短磁传感器芯片内的第二条磁敏感膜的首端和第m短磁传感器芯片内的第二条磁敏感膜的首端及第m+Ι短磁传感器芯片内的第二条磁敏感膜的首端电连接接地，I ^ m ^ M的整数,当M大于或等于4时,其余各短磁传感器芯片的连接按此原理类推，M大于或等于m+Ι的整数。
[0051]在本实施例中，三片短磁传感器芯片21a、21b、21c横向顺序排列，而且相邻的两个短磁传感器芯片的磁感应膜之间存在间隙，如图2和图4所示。但本发明并不局限于此，在另一实施例中，如图5a和图5b所不,三片短磁传感器芯片21a、21b、21c横向顺序排列，而且相邻两个短磁传感器芯片的磁感应膜之间不存在间隙，即三片短磁传感器芯片21a、2lb、2Ic实现无缝连接。
[0052]在上述实施例中，检测单元2仅包括一组芯片组。然而，本发明并不局限于此，当然，检测单元2也可以包括两组、三组或更多组芯片组。也就是说，本发明磁传感器中，检测单元2包括至少一组芯片组，每一组芯片组对应一通道，对应的检测单元为多通道检测单元。图6为本发明实施例多通道检测单元的结构图。如图6所示，多通道检测单元包括两组芯片组，靠上的三片短磁传感器芯片为一组芯片组，靠下的三片短磁传感器芯片为另一组芯片组，两组芯片组的感应面在同一水平面。每组芯片组包含三片短磁传感器芯片，而且，同一芯片组内的短磁传感器芯片的磁感应膜有缝排列。每一芯片组可以是将位于同一行内的短磁传感器芯片串联或并联获得惠斯通电桥电路，也可以是将不同行内的短磁传感器芯片交叉串联或并联，只要使该通道磁检测单元各芯片的磁感应膜之间能形成惠斯通电桥，达到检测目的即可。作为本发明的一实施例，在本多通道检测单元的芯片组内或芯片组间，各短磁传感器芯片横向顺序排列，并优选短磁传感器芯片的磁感应膜无缝排列。
[0053]在另一实施例中，多通道检测单元2包括三组或以上芯片组，即，多通道检测单元2包括M个芯片组，M个芯片组纵向(短磁传感器芯片的宽度方向)并行排列，其中，M为大于或等于2的整数，这些芯片组的感应面在同一水平面，各芯片组的短磁传感器芯片的磁感应膜之间有缝或无缝连接并形成惠斯通电桥。
[0054]如图1a和图1b所示，长尺寸检测磁传感器还包括焊针5，焊针5固定于印制电路板3，并与印制电路板上的导电线路电连接。
[0055]本实施例，屏蔽外壳I采用铁氧体材料或坡莫合金材料制成，或者由金属材料和/或非金属材料制成，并在所述金属材料和/或非金属材料的表面涂覆蔽镀层。
[0056]需要说明的是，在本实施例中，长尺寸检测磁传感器是将短磁传感器芯片连接成惠斯通半桥电路，但本发明并不局限于此。长尺寸检测磁传感器也可以根据需要，将短磁传感器芯片连接成惠斯通全桥电路。
[0057]在本实施例长尺寸检测磁传感器中，检测单元包括至少一组芯片组，每组芯片组包括至少三片短磁传感器芯片，通过长度较短的短磁传感器芯片顺序排列形成长磁传感器，满足了检测长防伪标识的需求，而且，克服了晶圆密度的限制，短磁传感器芯片的良率高于一体结构的长磁传感器芯片的良率，从而降低了长尺寸检测磁传感器的制作成本。该长尺寸检测磁传感器还具有结构简单、体积小、厚度薄、灵敏度高等优点，符合现代社会对磁传感器的微型化，集成化，低功耗及高性能的要求。
[0058]图8a为本发明实施例另一种长尺寸多通道读卡器检测磁传感器的结构图，图Sb为本发明实施例另一种长尺寸多通道读卡器检测磁传感器的分解图。如图8a和图Sb所示，长尺寸多通道读卡器检测磁传感器包括屏蔽外壳81、检测单元82、印制电路板83，在屏蔽外壳81的顶端设有导磁孔84,在屏蔽外壳81的设有用于固定屏蔽外壳81的固定部85。检测单元82固定于印制电路板83，其包括三通道，每通道包括至少一个检测单元，每个检测单元包括至少一组芯片组，每组芯片组包括至少三片短磁传感器芯片，而且，同一芯片组内的所述短磁传感器芯片横向顺序排列，通过多个短磁传感器芯片排列形成长磁传感器芯片，以满足每通道检测长防伪标识的要求。检测单元82的具体结构同上述实施例相同，在此不再赘述。检测单元82和印制电路板83设于屏蔽外壳81内，并且检测单元82与导磁孔84相对。在印制电路板83上还固定有焊针87，每个输出通道对应三根焊针87，焊针87通过印制电路板83上的导电线路与检测单元82电连接。
[0059]本发明还提供一种长尺寸检测磁传感器的制造方法，如图7所示，包括以下步骤:
[0060]步骤SI，获取印制电路板和检测单元，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，每组所述芯片组内的所述短磁传感器芯片横向顺序排列；[0061]步骤S2，将所述检测单元固定于所述印制电路板，并使所述检测单元的信号输出端与所述印制电路板的导电线路电连接；
[0062]步骤S3，获取焊针，将所述焊针固定于所述印制电路板，并借助所述印制电路板上的导电线路使所述焊针与所述检测单元的信号输出端电连接；
[0063]步骤S4，获取屏蔽外壳，将所述印制电路板放置于所述屏蔽外壳内，并使所述检测单元与设置在所述屏蔽外壳上的导磁孔相对；
[0064]步骤S5，向所述屏蔽外壳内填入树脂胶，并将其烘干老化，从而将所述印制电路板固定于所述屏蔽外壳内；
[0065]步骤S6，将位于所述屏蔽外壳外侧和所述导磁孔周围的多余树脂胶去除。
[0066]在本实施例长尺寸检测磁传感器的制造方法，检测单元包括至少一组芯片组，每组芯片组包括至少三片短磁传感器芯片，通过长度较短的短磁传感器芯片排列形成长磁传感器，满足了检测长防伪标识的需求，而且，克服了晶圆密度的限制，短磁传感器芯片的良率高于一体结构的长磁传感器芯片的良率，从而降低了长尺寸检测磁传感器的制作成本。该方法获得的长尺寸检测磁传感器还具有结构简单、体积小、厚度薄、灵敏度高等优点，符合现代社会对磁传感器的微型化，集成化，低功耗及高性能的要求。
[0067]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种长尺寸检测磁传感器，包括至少一个检测单元和支撑所述检测单元的印制电路板，其特征在于，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，而且，同一芯片组内的所述短磁传感器芯片横向顺序排列。
2.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，所述芯片组内和/或芯片组与芯片组之间的所述短磁传感器芯片串联或并联成惠斯通电桥电路。
3.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，所述检测单元包括M组芯片组，所述M个芯片组纵向并行排列，其中，M为大于或等于2的整数。
4.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，每组所述芯片组包括N片短磁传感器芯片，每片所述短磁传感器芯片包括两条磁敏感膜，其中，第η-1片短磁传感器芯片的第一条磁敏感膜的尾端与第η片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第一条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第一条磁敏感膜的首端电连接，第η-1片短磁传感器芯片的第二条磁敏感膜的尾端与第η片短磁传感器芯片内的第二条磁敏感膜的首端电连接，第η片短磁传感器芯片内的第二条磁敏感膜的尾端与第η+1片短磁传感器芯片内的第二条磁敏感膜的首端电连接，而且，第η-1片短磁传感器芯片的第一条磁敏感膜的首端接Vc C，第η-1片短磁传感器芯片的第二条磁敏感膜的首端接地，第η+1片短磁传感器芯片的第一条磁敏感膜的尾端与η+1片短磁传感器芯片的第二条磁敏感膜的尾端电连接，并接Vout ；2 ^ η的整数。
5.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，每组所述芯片组包括M片短磁传感器芯片，每片所述短磁传感器芯片包括两条磁敏感膜，其中，第m-1短磁传感器芯片内的第一条磁敏感膜的首端、第m短磁传感器芯片内的第一条磁敏感膜的首端和第m+1短磁传感器芯片内的第 一条磁敏感膜的首端电连接并共同接Vcc，第m-1短磁传感器芯片内的第一条磁敏感膜的尾端、第m短磁传感器芯片内的第一条磁敏感膜的尾端和第m+1短磁传感器芯片内的第一条磁敏感膜的尾端交汇电连接形成公共节点A，第m-Ι短磁传感器芯片内的第二条磁敏感膜的尾端、第m短磁传感器芯片内的第二条磁敏感膜的尾端和第m+1短磁传感器芯片内的第二条磁敏感膜的尾端交汇电连接形成公共节点B，公共节点A和公共节点B共同接Vout，第m-Ι短磁传感器芯片内的第二条磁敏感膜的首端、第m短磁传感器芯片内的第二条磁敏感膜的首端和第m+1短磁传感器芯片内的第二条磁敏感膜的首端电连接并共同接地，2 ( m的整数。
6.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，在同一所述芯片组内，相邻两个所述短磁传感器芯片的磁感应膜横向无缝排列。
7.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，在同一所述芯片组内，相邻两个所述短磁传感器芯片的磁感应膜横向存在间隙。
8.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，所述短磁传感器芯片的磁感应膜的长度小于或等于3.3_。
9.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，在同一所述芯片组内，所述短磁传感器芯片相互平行设置并使得所述短磁传感器芯片的磁感应膜位于同一平面内。
10.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，每个检测单元对应一个独立输出通道。
11.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，所述短磁传感器芯片包括至少两条彼此平行且钉扎方向相同或相反的磁感应膜、焊盘以及导线，通过所述焊盘和导线将所述磁感应膜电连接形成惠斯通电桥电路。
12.根据权利要求11所述的长尺寸检测磁传感器，其特征在于，所述磁感应膜为巨磁阻磁感应膜、各向异性磁阻磁感应膜、隧穿效应磁阻磁感应膜、巨磁阻抗效应磁阻磁感应膜、霍尔效应膜或巨霍尔效应膜。
13.根据权利要求11所述的长尺寸检测磁传感器，其特征在于，还包括焊针，所述焊针固定于所述印制电路板，并与所述印制电路板上的导电线路电连接。
14.根据权利要求1所述的长尺寸检测磁传感器，其特征在于，还包括屏蔽外壳，所述印制电路板设置于所述屏蔽外壳内，并使所述芯片组与设置在所述屏蔽外壳上的导磁孔相对。
15.根据权利要求14所述的长尺寸检测磁传感器，其特征在于，所述屏蔽外壳采用铁氧体材料或坡莫合金材料制成，或者由金属材料和/或非金属材料制成，并在所述金属材料和/或非金属材料的表面涂覆蔽镀层。
16.—种长尺寸检测磁传感器的制造方法,其特征在于,包括: 获取印制电路板和检测单元，所述检测单元包括至少一组芯片组，每组所述芯片组包括至少三片短磁传感器芯片，同一组所述芯片组内的所述短磁传感器芯片横向顺序排列； 将所述检测单元固定于所述印制电路板，并使所述检测单元的输入端及信号输出端与所述印制电路板的导电线路 电连接； 获取焊针，将所述焊针固定于所述印制电路板，并借助所述印制电路板上的导电线路使所述焊针与所述检测单元的输入端及信号输出端电连接； 获取屏蔽外壳，将所述印制电路板放置于所述屏蔽外壳内，并使所述检测单元与设置在所述屏蔽外壳上的导磁孔相对； 向所述屏蔽外壳内填入树脂胶，并将其烘干老化，从而将所述印制电路板固定于所述屏蔽外壳内； 将位于所述屏蔽外壳外侧和所述导磁孔周围的多余树脂胶去除。
【文档编号】G07D7/04GK103839321SQ201210480611
【公开日】2014年6月4日 申请日期:2012年11月23日 优先权日:2012年11月23日
【发明者】时启猛, 刘乐杰, 曲炳郡 申请人:北京嘉岳同乐极电子有限公司