本实用新型涉及纸币冠字号码识别技术领域，具体为一种基于SOPC的高速纸币冠字号码识别装置。
背景技术：
纸币的冠号和数字编号是用来记录纸币发行序列的，一般纸币的冠号指的是7-8位号码前的罗马数或字母，如：FA20088888，其中FA就是冠号，现在第五套人民新出F1A2008888俗称3字冠。每一张纸币冠号+数字都是唯一的。2010年12月，人民币纸币的冠字号码排列方式作出了调整，以“A0A0000001”方式排列的冠字号码便是一种“新版本”。人民币纸币上除了汉字、少数民族文字、汉语拼音及第四套人民币主币上增加的盲文外，还有用以控制各种票券印制数量和防伪作用的冠号和号码。冠，取首之意，冠字也称“字头”，即印在票券号码前的符号，用以表示各种票券和印制数量的批号。在目前的金融机具设备系统中存在一种纸币冠字号码提取及识别装置，该种装置是基于FPGA+DSP/ARM或者FPGA+USB的结构设计，能够根据纸币上的冠字号码来辅助判断钞票真伪。然而，现有的纸币冠字号码提取及识别装置在使用工程中存在一些缺陷，例如，成本高，必须外置一个ARM或者DSP处理器运行图像算法；流程复杂，处理时间长，不利于快速、稳定扫描纸币；众所周知，系统的稳定性与系统的复杂度成反比；因此，需要设计一种结构简单、处理速度快、成本低廉的纸币冠字号码提取及识别装置。
技术实现要素：
本实用新型的目的在于提供一种基于SOPC的高速纸币冠字号码识别装置，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种基于SOPC的高速纸币冠字号码识别装置，包括软核中央处理器和CIS接触式图像传感器，所述软核中央处理器嵌入主控芯片的内部，所述主控芯片的外部设置有AD模数转换器、通用异步收发传输器、FLASH存储器和同步动态随机存储器，所述CIS接触式图像传感器与AD模数转换器电性连接，所述FLASH存储器与主控芯片电性连接，所述同步动态随机存储器与主控芯片电性连接，所述软核中央处理器与主控芯片电性连接。
优选的，所述AD模数转换器共设置有两个。
优选的，所述CIS接触式图像传感器共设置有两个。
优选的，所述主控芯片通过通用异步收发传输器收发指令。
与现有技术相比，本实用新型的有益效果是：本实用新型一种基于SOPC的高速纸币冠字号码识别装置结构科学合理，使用安全方便，图像处理效率高；本装置在FPGA上构建软核中央处理器代替传统外置CPU，省略了DSP/ARM等芯片及外围电路的设计，既优化了结构，又有效地降低了成本，并且增强了稳定性，本装置很好地做到了技术与成本之间的相对平衡。
附图说明
图1为本实用新型一种基于SOPC的高速纸币冠字号码识别装置的流程图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。
如图1，本实用新型包括软核中央处理器(1)和CIS接触式图像传感器(4)，软核中央处理器(1)嵌入安装在主控芯片(2)的内部，主控芯片(2)的外部设置有AD模数转换器(3)、通用异步收发传输器(5)、FLASH存储器(6)和同步动态随机存储器(7)，CIS接触式图像传感器(4)与AD模数转换器(3)电性连接，作为优选，AD模数转换器(3)共设置有两个,CIS接触式图像传感器(4)共设置有两个，FLASH存储器(6)与主控芯片(2)电性连接，同步动态随机存储器(7)与主控芯片(2)电性连接，软核中央处理器(1)与主控芯片(2)电性连接。
进一步地，主控芯片(2)通过通用异步收发传输器(5)收发指令。从而减小零部件之间连接的空间，使系统收发数据流程优化。
本实用新型的工作原理如下：本实用新型主控芯片(2)通过串口/SPI向软核中央处理器(1)发出指令，软核中央处理器(1)根据指令产生CIS接触式图像传感器(4)的驱动时序，控制CIS接触式图像传感器(4)采集纸币全幅图像数据，CIS接触式图像传感器(4)采集图像数据后，传输到AD模数转换器(3)转换成数字信号，并存储到同步动态随机存储器(7)上，待数据传输完毕后，主控芯片(2)内嵌软核中央处理器(1)读取图像数据，由软核中央处理器(1)提取、识别纸币上的冠字号码并通过串口传输识别结果到主控端或上位机，主控端或上位机接收数据后，将其进行处理并显示、打印冠字号码图像。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。