基于视频流的嵌入式实时智能交通监控系统的制作方法

专利名称：基于视频流的嵌入式实时智能交通监控系统的制作方法
技术领域：
本发明涉及交通监控系统，特别是涉及基于视频技术对视频交通流中 的车辆进行实时处理的嵌入式交通视频监控系统。
背景技术：
美国、西欧和日本等发达国家为了解决道路交通运输智能化问题，对
(智能交通)ITS开发进行了大量的研究。
ITS系统实现自动车辆分类和识别，需要做的第一步是探测及摄取车辆 的特征信息。七十年代以来，国内外专家、学者研制了很多交通信息采集 设备，如微波雷达探测器、感应线圈检测器、超声波检测器、激光探测器、 红外线车型检测器、声学检测器、磁力计检测器等。因而目前常用的车型 自动识别方法有雷达、感应线圈、超声波、激光、红外、声学、磁力计等。
较前面提到的各种检测手段，视频检测设备有更多的优点 (1)安装简便、无需破坏地面视频采集装置安装简便且易于调整和 移动，安装时不影响公路交通。同时，可以有效利用现有公路网上的已有 视频设备，这将大大节省开支；(2)检测范围广 一套视频检测器设备可 进行多车道的检测，且在一定的监控范围内可以实现对运动车辆的跟踪和 识别；(3)检测信息量大视频包含更为丰富的交通信息。通过计算机视觉
不仅可以获取车流量、车型、车速、占有率、车辆分类等常规交通信息， 还可以获取常规检测器无法得到的车牌号码、车辆运行轨迹，以及大范围
交通现场信息等等。(4)实现更多的交通管理功能这是其它检测设备无法
做到的。基于视频流的方法可以方便地与传统的视频监控系统整合，可提 供现场录像，重现交通场景，高速实时监测车辆有无违章行为(包括乱停、
越线、超速等)和事故发生等，并提供参考证据；(5)可为交通管理部门提 供可视图像，可方便快捷的图像回放、图像检索等；(6)检测信号的传输方 便利于实施远程监控且监控范围较广；(7)成本低维护费用也较低， 性价比高；(8)对周围环境没有影响，不会造成污染，相同检测器之间也不
会发生相互干扰；(9)随着硬件技术的发展，视频传感器的价格越来越低， CPU处理器的处理能力越来越强，能够胜任很复杂的图像处理算法。
随着视频技术的发展，利用图像进行车型检测的研究也越来越多。由 于图像检测应用范围广，获取信息丰富，可以用来实现道路交通监控、车 型分类及识别、车牌的自动识别、高速公路的自动收费、智能化交通导航
目前的智能交通视频监控系统CPU大多选用单片机或者工控机，只能
执行定时算法，以RS232或者RS485作为通讯方式，根本无法满足智能交 通对于路口控制器的要求，即使选用DSP视频处理芯片，视频输入也多是l 路的。4路或者8路以上的很少，主要存在的问题是成本高、开发和生产难 度大。因此现有的视频智能交通监控系统存在适应性差、检测精度低、处 理器计算能力差、通讯方式单一、应用范围狭窄等问题。

发明内容
本发明提出了嵌入式实时智能交通监控系统，既保证系统的高速实时 处理，又方便扩展各种硬件接口，通讯方式多样化，适合各种复杂交通场 景的处理。
基于视频流的嵌入式实时智能交通监控系统，包括摄像头、第一 DSP 模块、第二 DSP模块、FPGA逻辑控制模块、ARM模块、HPI (Host Port Interface,主机接口)通信接口和外围接口；
第一和第二 DSP模块对摄像头采集的视频信号进行交通流识别分析处 理，将处理后的结果图像通过HPI通信接口传送给ARM模块；
ARM模块控制两DSP模块的工作模式，将接收的结果图像通过外围接 口传送给外接设备；
FPGA逻辑控制模块分别与第一、第二 DSP模块、ARM微处理器相连接， 以实现系统的协调控制和图像缓存。
所述第一和第二 DSP模块结构相同，包括DSP芯片和分别与其相接的 第一同歩动态随机存储器(SDRAM)、视频编解码器、音频编解码器、 FLASH存储器、第一以太网接口和监视电路。
所述ARM模块包括ARM芯片和与其相接的第二 SDRAM存储器、CF 卡接口、 IDE接口、 VGA显示接口、 UART接口、第二以太网接口和USB接口。
所述外围接口具体为RS232接口、 RS485接口、 PCMCIA接口、红外 接口、鼠标接口、 LCD接口、 VGA接口、交通灯接口、 WLAN接口、 802.11b
接口和硬盘接口之中任意一种或者组合。 所述DSP芯片采用TMS320DM642芯片。 所述ARM芯片采用高速ARM9处理器EP9315芯片。 所述FPGA逻辑控制模块采用EP1C6Q240C芯片。
本发明的技术效果体现在以下几点
(1) 采用先进的多媒体应用DSP芯片。它集成了视频/音频接口、以 太网接口、 PCI接口等片上接口。该芯片使用0.8点距的BGA封装集成度极 高，内部使用了改进的哈佛结构，数据与程序总线分离但并不单独编址提 高了灵活性和数据吞吐量。具有多个处理单元，最多可以在同一个周期内 执行8条并行指令，大大提高运行速度。比采用其他DSP芯片具有更快速 度、更高性能和更好的性价比。
(2) 本发明采用的ARM9是一款性能高、功耗低、成本低、功能全的 基于嵌入式系统的开发工具、套件。与其他基于ARM9核的嵌入式微处理器 相比较，无论是在整体性能、片内外围接口，以及系统成本方面，都有明 显的优势。
(3) 本发明的硬件体系结构采用了基于双DSP+A固+FPGA的全新设计 方案。结合了三者的优势，DSP处理器实现了视频图像的高速实时运行，ARM 方便功能和接口扩展，FPGA实现系统的协调控制，真正实现了本发明的嵌 入式高速实时处理的目标。并且功能强大、性能卓越、稳定可靠。
(4) 接口技术是本发明的又一个重要技术，其提供了功能丰富而且强 大的各种接口，具有模块化、小型化、低功耗、高性能、可扩展、可重构 的特点。
本发明以低成本实现了高质量的实时交通视频监控功能，具有广泛的
应用领域，应用场合包括高速公路，桥梁，隧道等收费管理系统；城市 交通车辆管理，电子警察，海关边境交通监控；智能小区、智能停车场管 理；车牌验证，车流统计，移动和车载系统等。


图1为本发明总体结构框图。 图2为DSP模块的结构框图。 图3为ARM模块的结构框图。
具体实施例方式
本发明针对国内外已有的智能交通系统适应性差、检测精度低、处理 器计算能力差、通讯方式单一、应用范围狭窄等问题，对交通视频监控系 统的各个环节都发展一些新技术。在该系统中，采用两片高速数字信号处 理器DSP (Digital Signal Processor,数字信号处理器)芯片和嵌入式芯片 ARM (Advanced RISC Machine)作为实时处理器，接口丰富，通讯方式多 样。
本发明提出的交通视频监控系统，包括摄像头、第一 DSP模块、第二 DSP模块、ARM模块、HPI (Host Port Interface,主机接口)通信接口、 FPGA (Field Programmable Gate Array,现场可编程门阵列)逻辑控制模 块和一系列外围接口，如图1所示。第一 DSP模块和第二 DSP模块分别连 接1-4路摄像头，第一 DSP模块和第二 DSP模块分别通过HPI通信接口与 ARM模块通信，FPGA模块分别与第一 DSP模块、第二DSP模块、ARM模块通 过控制、数据、地址信号线相连，ARM模块外扩有USB2.0接口、 RS232接 口、 RS485接口、 PCMCIA接口、红外接口、鼠标接口、 LCD接口、 VGA接口、 交通灯接口、 100M WLAN接口、 802.11b接口、硬盘接口。
本发明可以同时获取四路或者八路摄像机采集的视频信号，DSP模块通 过模数变换将其转换为数字图像信息，并进行视频序列交通流图像的检测 和识别等算法处理，处理后的结果图像可直接经过数模变换后送去视频显
示。ARM模块通过HPI通信接口接收经过DSP模块处理后的结果图像，结果 图像包括交通流的检测、跟踪和识别结果以及计算得到的交通参数信息， 这些信息可以通过RS232串口传送到PC机进行调试，或者可通过以太网接 口以光纤网络方式送到交通控制中心，也可通过100M WLAN接口以无线通 信方式送到交通控制中心的其他高速外设，而大容量的历史视频图像信息 还可以存储到外扩的硬盘里，ARM的RS485接口控制视频摄像机的云台转动。 因此，整个系统不仅存储容量足够大，通信高速快捷，而且接口方便多样， 适宜不同的应用场合，形成一个有机的整体。
图2为DSP模块的结构框图，两DSP模块结构相同，均选用一款面向 数字多媒体应用的DSP芯片，集成了视频/音频接口、以太网接口、 PCI接 口等片上接口。使用0.8点距的BGA封装，集成度极高，内部使用了改进 的哈佛结构，数据与程序总线分离但并不单独编址提高了灵活性和数据吞 吐量。具有多个处理单元，最多可以在同一个周期内执行8条并行指令， 大大提高运行速度。
该DSP芯片的CPU时钟频率可达600MHz，指令吞吐量将达到4800MIPS， 内部支持两级Cache缓存，其中第一级Cache对开发人员来说是不可见的， 而第二级的Cache大小是可配置的，芯片自动完成这两级Cache之间数据 一致性的维护。有了这两级Cache的支持将使CPU的执行速度大大加快。 同时，64比特宽度的EMIF (External Memory Interface,外部存储器接 口) 口，可以无缝连接至lj SDRAM (Synchronous Dynamic Random Access Memory,同步动态随机存储器)，SRAM (Static Random Access Memory, 静态随机存储器)等各种存储器，方便了存储器资源的扩展。
SDRAM存储器是系统的主存储器，本发明在DSP片外扩展了 128MBytes 的SDRAM，位于EM工F的CE0地址空间，用于在系统运行时存放程序和数据。 数据宽度为64bits。本发明内存采用4片SDRAM芯片，单片容量为32MB, 总容量为128MB,工作电压在3. 3V。
本发明使用的解码芯片包含4个高质量NTSC/PAL视频解码器，可以将 模拟信号转换为数字化的YCbO信号，使用于安全监控领域。还包含4个 10位A/D，专属的数码增/减控制器，区分亮度和色度的专属技术，以减
低跨亮度和跨色度的情形。在每一个通道中的双定标器，提供2种不同缩
放比54MHz ITU-R BT. 656安控视讯输出格式。4种内建的动作侦测器也能 够强化安控系统的特性。
摄像头输入的模拟视频通过这个解码芯片转化成数字信号，并传输到 DSP芯片中等候处理。它所支持的模拟视频制式有PAL制、NTSC制以及S 端子视频。DSP芯片具有专用的三个视频接口，分别为VP0、 VP1、 VP2。每 个视频口具有20根数据线，两个时钟，三根控制线，而每个视频口又可分 为A、 B两个通道。本系统分别连接在DSP的VP1和VP2接口上，其中VP1 和VP2接口都采用了 8-Bits数据的通道A和通道B，因此， 一片DSP可以 提供四路，两片DSP芯片共可提供八路视频输入。而VPO接口接上输出数 据流，其格式可以为PAL格式或者通过VGA接口送出去显示。
音频编解码器可以进行A/D和D/A变换，方便的进行音频的采集与回 放。它连接在DSP芯片的McASP (Multi-channel Audio Serial Port,多 通道音频串行端口)接口上。这个模块可以进行全双工的操作，也就是说 声音的输入和输出可以互不影响。
本发明在DSP芯片外扩展了 64MBits的Flash存储器，位于DSP芯片 的CE1地址空间，用于导入装载和存储FPGA的配置信息和在系统掉电时存 放程序和数据。数据宽度为16bit。当系统上电自启动的时候DSP芯片会自 动读取其中保存的用户程序，并将程序拷贝到SDRAM存储器中执行。
DSP模块提供了一个以太网接口 ，只要在外部连接上一个物理层器件就 可以实现以太网的通信。DSP内部提供了一组寄存器，可以让以太网接口在 没有DSP核心干预的条件下接收或发送1024个数据包。DSP的以太网接口 可以支持10/lOOMHz全双工模式，支持广播和组播。可以连接多个外部的 物理层器件以实现多个网络的传输。
由于系统可能长时间工作在无人照看的条件下，系统的稳定性也很重 要。监视电路即看门狗电路提供了一种可以使系统从死机中自动恢复的机 制，当系统长时间没有刷新看门狗的有效端口时，看门狗电路会自动复位 整个系统，使系统脱离死机状态。看门狗连接在GPIO上。看门狗芯片有一 个使能信号，可以利用它让看门狗停止动作，使其不会影响系统的调试。 图3为ARM模块结构框图，ARM芯片选用目前集成度最高的ARM9系列， 内核采用哈佛(Harvard)总线结构，包括ARM9TDMI核、腿U ( Memory Management Unit,存储管理单元)、指令及数据Cache,支持32位ARM指 令集和16位Thumb压縮指令集。ARM9内部总线采用先进微控制器总线构架 AMBA(Advanced Micro-controller Bus Architecture,先进的微控制器总 线结构)，包括处理器核内部的高速总线AHB、处理器核外部的低速外围总 线APB以及它们之间的桥接。
ARM9由于是一款高度集成SoC(System on Chip,片上系统)处理器， 具有独立的16KB的数据缓存区和16KB的指令缓存区，可支持多种嵌入式 操作系统如Linux、 Windows CE等。主频为200MHZ，总线速度可达lOOMHz。 内部独有的Maverick Crunch系统控制协处理器增加了浮点、整数和信号 处理指令和优化的数字音视频压縮算法。芯片采用BGA封装，体积较小。
ARM9内部没有存储器，所以需要通过外围器件进行扩展。外部存储器 接口支持32/16/8位的SRAM/Flash/薩、串行EEPR0M和最多可达4个32 位的SDRAM等存储器，通过/SDCS
信号对SDRAM存储器进行片选。ARM9 提供公用的地址总线和数据总线及专门的控制总线共80根。其中地址总线 26根，因此可寻址的最大范围为64M。
本发明ARM9的内存采用2片SDRAM,单片容量为32MB，总容量为64MB， 该芯片工作电压在3. 3V。
CF (CompactFlash,压縮闪存)卡不仅仅是一个存储器件，且因其内 部有一控制器，兼容性良好，无论采用多大容量的内存芯片组，其外部接 口都是标准的ATA(IDE)接口，而且既可以工作在3. 3V电压下，也可以工作 在5V电压下，因此在嵌入式系统中应用非常广泛。CF卡采用并行读写方式 进行数据操作，因此其数据传输速度非常快，写的速度在UDMA模式下可达 16M/S。而其容量目前已有8G之巨。
CF卡中的数据为16位。有50管脚。如果令CF卡工作于UDMA模式下， 因其读写频率很高，而在高频数字电路中，由于信号在传输线上传输会产 生一些干扰及反射等，所以需要在传输线的源端串联一电阻而使阻值匹配， 用来消除反射，提高数据传输的准确性。另外，当时钟线与数据线的长度
有很大误差时，造成时钟与数据不同步，将会使数据传输出现错误，所以
数据线与时钟线误差不能超过0. 5英寸。
IDE接口使用的是一条40针的带状电缆， 一般来讲，该电缆长度不应 超过18英寸(46cm)，电缆用来连接主机与硬盘，也可以直接在PCB板上将 主机接口与硬盘相连。在2.5英寸硬盘中，使用一条44针电缆来完成信号 及供电电压的连接。多出的四针为提供电源所用，将其编号为41-44。在硬 盘驱动器的末端采用一个50管脚的连接器。所多出的另外6个管脚中的两 个管脚用来完成编码，其余的用来留给制造商为驱动器的编号进行跳线， 以A、 B、 C、 D、 E、 F表示。
VGA接口，也叫D-Sub接口，是目前PC显示器中最常用的一种接口。 信号类型为模拟类型，显示卡(主机)端的接口为15针母插座，VGA接口本 质上是一个模拟接口，但其同步扫描信号和LCD扫描式接口的同步信号是 完全一致的，所以通过一些数模转换芯片，完全可以将LCD扫描接口转换 为VGA接口。
UART接口模块包括UARTO和UART1两个。UARTO用于程序的下载以及 软件的调试；UART1可以支持与串行接口的常见外设连接。
A體9内嵌10M/100Mbps以太网MAC。以太网MAC是0SI参考模型中界 于物理层(Physical Layer, PHY)与逻辑链路层(LLC)之间的MAC子层的 硬件实现，以太网MAC支持Mil (Media Ind印endent Interface,媒体独立 接口)禾口 RMII (Reduced Media Ind印endent Interface,精简的媒体独立接
口)模式的数据传输。
通用串行总线USB，是一种快速、灵活的总线接口。与其它通信接口比 较，USB接口的最大特点是易于使用，这也是USB的主要设计目标。作为一 种高速总线接口， USB适用于多种设备，比如数码相机、MP3播放机、高速 数据采集设备等。易于使用还表现在USB接口支持热插拔，并且所有的配 置过程都由系统自动完成，无需用户干预。所选择的ARM9片内集成了三个 USB2.0的全速主口，与0CHI USB2. 0全速规范完全兼容，只需要通过简单 接口电路即可构建各种基于USB接口的复杂应用。本发明设计了 3个USB 接口，分别用来驱动系统的输入设备鼠标、键盘以及U盘、硬盘等移动存
储设备。
HPI通信接口提供了三个寄存器，可以让外部主控芯片方便的访问DSP 内部的地址空间。它是一种并行的，数据地址复用的总线，经过隔离器以
后可以直接连接到其他控制芯片的总线上。主机可以通过HPI接口访问整 个DSP的寻址空间，支持单个模式或者突发模式的数据传输。
本发明中，ARM9是主控制器，两片DSP是从控制器，DSP主要完成复 杂的算法、测试数据的打包和开关量信息的接收和发出工作。因此，建立 主控制器ARM9与DSP的通信是DSP数据处理的前提。
HPI通信接口就是DSP的主机接口，主机掌管该接口的主动权，通过它 直接访问CPU的存取空间，另外，主机还可以访问片内存储映射的外围设 备。DSP的HPI总线扩展为32-bit，可以设置为HP工32和HPI16加以太网 接口两种模式，HPI16模式就是HPI的高16位数据线和EMAC管脚共用，只 有低16位数据线可用。由于设计中采用了网口，所以只能选择HPI16模式 传输数据。
HPI接口作为从端口，使DSP成为从设备。通过HP工，主机(这里是ARM9) 和DSP可通过DSP内部或外部存储器交换信息。HPI接口通过HPI控制寄存 器(HPIC)、地址寄存器(HPIA)、数据寄存器(HPID)和HP工内存块实现与主 机之间的通信。其中，主机(Host)和DSP的CPU均可访问HPIC和HPIA， 而HPID只有主机可访问。DSP的HPI提供了多种冗余的信号，目的是便于 和不同类型的微处理器设置连接。使用HPI可以很方便的让DSP和ARM9系 统进行通信。
FPGA分别与两个DSP、 ARM9的读写信号、片选信号、以及有特殊功能 的部分数据和地址信号、中断请求信号等控制或命令信号线相连接，以实 现对整个系统的协调控制。本发明选用的FPGA采用1.5V内核电压，内嵌 92106位存储区间，可提供两个锁相环和双倍数据传输速率(DDR)的接口电 路。FPGA配置方式有三种JTAG在线配置、主动串行配置(AS)和被动串行 配置(PS)。 JTAG配置主要是在线调试用，需要手动加载程序；AS模式的配 置芯片选为价格低廉的芯片，加电之后FPGA自动读取配置程序。可以用 ByteblasterII在线改写，电压为3. 3V。此外，FPGA模块还在ARM模块、
第一 DSP模块和第二 DSP模块之间的图像传送过程中起到图像缓存的功能。 仅从图像缓存功能讲，可用FIFO (First In First Out，先进先出)或双 口 RAM替换FPGA模块，为了实现FPGA模块的协调控制功能，在此基础上 增加可编程逻辑阵列CPLD与FIFO或双口 RAM组合使用。 下面给出一个实施例，根据设计目标可选用如下芯片
1) 第一和第二DSP模块的DSP芯片均可选用TI (Texas Instruments, 德州仪器)公司的TMS320DM642，它是一款专门面向多媒体应用的专用DSP， 时钟高达600 MHz，具有4800 MIPS的运算性能和丰富的外围接口，非常适 于开发集视频编解码、网络传输和自动化技术为一体的嵌入式实时数字视 频监控系统。通过两片或者多片并行处理，完全满足高速实时数据处理的 要求。
2) ARM9选用Cirrus Logic公司的基于32位A固920T核的高速ARM 处理器EP9315,它是一款性能高、功耗低、成本低、功能全的基于嵌入式 系统的开发工具、套件。与其他基于ARM9核的嵌入式微处理器相比较， EP9315无论是在整体性能、片内外围接口，以及系统成本方面，都有明显 的优势。此芯片内核工作电压1. 8V，输入/输出(I/O)电压3. 3V。嵌入式ARM9 处理器主频200MHz，另外有2个硬盘接口、高速以太网接口、 3个串口、 高速USB2. O接口、 LCD接口、红外接口、 PCMCIA无线网卡接口、 PS2接口 等丰富的接口。
3) FPGA选用ALTERA公司低价位Cyclone系列的EP1C6Q240C。它采用 1. 5V内核电压，内嵌92106位存储区间，可提供两个锁相环和双倍数据传 输速率(DDR)的接口电路。
4) 本发明内存采用WINBOND公司的SDRAM，型号为W982516BH，单片 容量为32MB，该芯片工作电压在3.3V，所有动作都是在系统时钟上升沿有 效。
5) 本发明使用的解码芯片是Techwell公司的TW2804, TW2804包含4 个高质量NTSC/PAL视频解码器，可以将模拟信号转换为数字化的YCbCr信 号，使用于安全监控领域。还包含4个10位A/D，专属的数码增/减控制 器，区分亮度和色度的专属技术，以减低跨亮度和跨色度的情形。在每一个通道中的双定标器，提供2种不同縮放比54MHz ITU-R BT. 656安控视讯 输出格式。4种内建的动作侦测器也能够强化安控系统的特性。
6) 选用Realtek公司生产的RTL8201BL芯片作为以太网的物理层接口 控制芯片。EP9315的MAC控制器可通过MDC/MDIO管理接口控制多达31个 物理层芯片，每个物理层芯片通过不同的PHY地址(从OOOOIB到1111113) 来区分。RTL8201BL的地址由其引脚PHYAD
决定，当系统复位时， RTL8201BL锁存引脚raYAD
的初始状态作为与EP9315管理接口通信的 PHY地址。EP9315外接了一块物理层芯片CS8952，用于支持以太网通讯。
7) 本发明中，选用了 ADI公司(Analog Devices Inc.,模拟器件公 司)专用于视频的数模转换芯片ADV7123来实现VGA接口功能。该芯片内 置三个lObit的高速数模转换模块分别用于RGB三个色彩分量的模拟电平 的产生，然后与EP9315微处理器接口中的同歩扫描信号HSYNC和VSYNC — 起，即为VGA接口。
8) EP9315主控制器通过HPI通信接口与DSP进行连接。其中选用TI 的SN74LVC16245ADGGR为32位(两个16位)双向三态总线收发器，主要起 总线驱动和方向控制的作用，同时也保证在不对HPI 口进行操作时数据总 线闭锁。主机利用地址线A16、 A17便可寻址到HPI接口的所有控制器存器、 地址寄存器和数据寄存器。EP9315的ECS1和ECS2为片选信号，当ARM对 总线地址范围进行访问时，会在这两个引脚产生片选信号。
DM642与EP9315之间有多种通信方式，例如利用双口 RAM、通过串口， 但是它们都占用DSP的处理时间，在要求苛刻的场合可能会影响到系统的 实时性。而HPI接口是通过DSP片内的DMA控制器来访问片内存储器的， 不需要DSP的干预。可以说，HPI接口是DSP的一个"后门"，A固通过这 个"后门"可以访问到DSP的片内存储器。只有当HPI接口和DSP同时对 同一地址进行访问时，由于HPI具有访问优先权，这时DSP的执行会被延 迟一个周期，而这种情况对系统实时性的影响是非常小的。因此，本发明 选择了并行HPI通信方式。
权利要求
1、 基于视频流的嵌入式实时智能交通监控系统，包括摄像头，其特征在于，还包括第一DSP模块、第二DSP模块、FPGA逻辑控制模块、ARM模块、HPI通信接口和外围接口；第一和第二DSP模块对摄像头采集的视频信号进行交通流识别分析处理，将处理后的结果图像通过HPI通信接口传送给ARM模块；ARM模块控制两DSP模块的工作模式，将接收的结果图像通过外围接口传送给外接设备； FPGA逻辑控制模块分别与第一、第二DSP模块、ARM微处理器相连接，以实现系统的协调控制和图像缓存。
2、 根据权利要求1所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述第一和第二DSP模块结构相同，包括DSP芯片和分别与 其相接的第一同步动态随机存储器、视频编解码器、音频编解码器、FLASH 存储器、第一以太网接口和监视电路。
3、 根据权利要求1所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述ARM模块包括ARM芯片和与其相接的第二同步动态随 机存储器、CF卡接口 、 IDE接口 、 VGA显不接口 、 UART接口 、第二以太 网接口和USB接口。
4、 根据权利要求1所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述外围接口具体为RS232接口、 RS485接口、 PCMCIA接 口、红外接口、鼠标接口、 LCD接口、 VGA接口、交通灯接口、 WLAN接 口、 802.11b接口和硬盘接口之中任意一种或者组合。
5、 根据权利要求2所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述DSP芯片采用TMS320DM642芯片。
6、 根据权利要求3所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述ARM芯片采用高速ARM9处理器EP9315芯片。
7、 根据权利要求1所述的基于视频流的嵌入式实时智能交通监控系统， 其特征在于，所述FPGA逻辑控制模块采用EP1C6Q240C芯片。
全文摘要
本发明提供一种基于视频流的嵌入式实时智能交通监控系统，主要包括两个DSP模块、ARM模块和FPGA逻辑控制模块，两个DSP模块实现了视频图像的高速实时处理，ARM模块控制两DSP模块的工作模式，将图像处理结果通过外围接口传送给外围设备，FPGA逻辑控制模块实现系统的协调控制和图像缓存。本发明结合了DSP、ARM和FPGA的优势，系统计算能力强，接口丰富多样，通信方式灵活，适应各种复杂的交通场景，应用范围广。
文档编号G08G1/04GK101364346SQ200810196848
公开日2009年2月11日 申请日期2008年9月3日 优先权日2008年9月3日
发明者朱光喜, 赵广州 申请人:华中科技大学