专利名称：遥控接收控制电路及其采用该电路制成的控制芯片的制作方法
技术领域：
本实用新型公开一种电路以及采用该电路制成的控制芯片，特别是一种遥 控接收控制电路及其采用该电路制成的控制芯片。
背景技术：
随着科学的发展，遥控技术在人们的日常生活中应用越来越广泛，不胜枚 举，现有的遥控接收控制电路的形式也是多种多样，而且应用领域十分广泛。 其中比较大的用途，也是人们常见的用途就是应用于遥控玩具车上，作为遥控 信号的接收。目前，在玩具车应用中所采用的遥控接收电路，主要有二种电路，
一种是采用MCU实现，其功能灵活，可靠性好，但是成本高；另一种是专用的 集成电路实现，其功能齐全，可靠性好，但是其缺点就是外围元件多，引脚多， 封装成本较高，而且，现有技术中的专用的集成电路的小信号处理电路多是采 用两级放大对小信号进行放大，并采用带通滤波器对小信号中所带的杂波进行 滤除，其引脚多，接线复杂且效果不理想。 发明内容
针对上述提到的现有技术中的遥控接收控制电路及其芯片引脚多、封装成 本高、接线复杂且滤波效果不理想等缺点，本实用新型提供一种新的遥控接收 控制电路及其采用该电路制成的控制芯片，其控制电路包括振荡器、定时器、 小信号处理电路、解码电路、逻辑输出电路，振荡器输出脉冲信号给定时器， 脉冲信号经定时器分频后输出给解码电路，为解码电路提供基准时钟脉冲，遥 控信号经过小信号处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机，其中，小信号处理电路包括串联 连接的两级信号放大电路，对输入的小信号进行放大，第二级放大电路的输出 端连接有迟滞比较器，对小信号中带有的杂波进行滤除，迟滞比较器的输出端 为小信号处理电路的输出端，采用该电路制成的控制芯片包括给控制电路供电 的正电源引脚和负电源引脚，包括与第一级放大电路输入端连接的VI引脚，与 第一级放大电路输出端连接的VO引脚，包括两个逻辑输出控制马达正反转的
BW引脚和FW引脚，还包括有连接振荡电阻用的OSCI引脚和OSCO引脚， OSCI引脚和OSCO引脚分别连接至电阻Rl两端，或将电阻Rl集成在内部， 从而省去OSCI引脚和OSCO引脚，增设两个逻辑输出控制马达正及转的RT引 脚和LF引脚。
本实用新型解决其技术问题采用的技术方案是 一种遥控接收控制电路， 控制电路包括振荡器、定时器、小信号处理电路、解码电路、逻辑输出电路， 振荡器输出脉冲信号给定时器，脉冲信号经定时器分频后输出给解码电路，为 解码电路提供基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码 电路，经解码电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机， 小信号处理电路包括串联连接的两级信号放大电路，第二级放大电路的输出端 连接有迟滞比较器，迟滞比较器的输出端为小信号处理电路的输出端。
一种采用上述电路制成的控制芯片，包括芯片主体和设置在主体内的控制 电路，所述的控制电路包括振荡器、定时器、小信号处理电路、解码电路、逻 辑输出电路，振荡器输出脉冲信号给定时器，定时器为15个相互连接的T触发 器构成的分频器，脉冲信号经定时器分频后输出给解码电路，为解码电路提供 基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机，控制芯片包括 给控制电路供电的正电源引脚和负电源引脚，包括与第一级放大电路输入端连 接的VI引脚，与第一级放大电路输出端连接的VO引脚，包括两个驱动输出控
制马达正反转的BW引脚和FW引脚，还包括有连接振荡电阻用的OSCI引脚和 OSCO引脚，OSCI引脚和OSCO引脚分别连接至电阻R1两端。
一种采用上述电路制成的控制芯片，包括芯片主体和设置在主体内的控制 电路，所述的控制电路包括振荡器、定时器、小信号处理电路、解码电路、逻 辑输出电路，振荡器输出脉冲信号给定时器，定时器为14个相互连接的T触发 器构成的分频器，脉冲信号经定时器分频后输出给解码电路，为解码电路提供 基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码电路，经解码 电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机，控制芯片包括 给控制电路供电的正电源引脚和负电源引脚，包括与第一级放大电路输入端连 接的VI引脚，与第一级放大电路输出端连接的VO引脚，包括两组逻辑输出控 制马达正反转的引脚，第一组引脚包括BW引脚和FW引脚，第二组引脚包括 RT引脚和LF引脚。
本实用新型解决其技术问题采用的技术方案进一步还包括
所述的两级信号放大电路均为反相器放大电路。
所述的第一级信号放大电路中反相器输入端和输出端之间并联有反馈电阻 R2，与反馈电阻R2并联有电容C2。
所述的第二级信号放大电路中反相器输入端和输出端之间并联有反馈电阻R3。
所述的两级信号放大电路均为运算放大器，两级放大器的同向输入端相连接并同基准电压相连接，第一级放大器反向输入端为小信号放大电路的输入端， 第一级放大器的输出端与第二级放大器的反向输入端通过内部电阻R5连接，第 二级放大器的输出端与迟滞比较器的输入端连接。
所述的两级信号放大电路中第一级信号放大电路中反相输入端和运放输出
端之间并联有反馈电阻R3，与反馈电阻R3并联有电容C2。
所述的振荡器采用五个依次串联连接的反相器，第一反相器的输入端和第
三反相器的输出端之间并联有电阻R1，第一反相器的输入端和第四反相器的输
出端之间并联有电容C1。
所述的定时器为14个以上相互连接的T触发器构成的分频器。 本实用新型的有益效果是本实用新型采用二级放大器对小信号进行放大，
并采用迟滞比较器作为杂波滤除，极大的节省了电路的复杂程度，将集成芯片
的引脚减少到8个， 一方面降低了芯片制造商的封装成本，另一方面也简化了
使用者的接线设计。
下面将结合附图和具体实施方式
对本实用新型做进一步说明。
.
图1为本实用新型实施例一的内部控制集成电路方框图。
图2为本实用新型实施例一的内部控制集成电路部分原理图。
图3为本实用新型实施例二的内部控制集成电路方框图。
图4为本实用新型实施例二的内部控制集成电路部分原理图。
图5为本实用新型实施例一解码电路组成方框图。
图6为本实用新型实施例一功能识别示意图。
图7为本实用新型实施例二解码电路组成方框图。图8为本实用新型实施例二格式码示意图。 图9为本实用新型实施例二功能识别示意图。
图io为本实用新型变形的小信号处理电路电路原理图。
具体实施方式
本实施例为本实用新型优选实施方式，其他凡其原理和基本结构与本实施 例相同或近似的，均在本实用新型保护范围之内。
请参看附图1和附图3，本实用新型公开要求保护的是一种遥控接收控制电 路，其电路包括振荡器、定时器、小信号处理电路、解码电路、逻辑输出电路， 振荡器输出脉冲信号给定时器，脉冲信号经定时器分频后输出给解码电路，为 解码电路提供基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码 电路，经解码电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机。
请参看附图2和附图4，实施例一和实施例二中的振荡电路，其原理是环形 振荡加RC选频电路，内部电路集成了五个反相器及一个电容C1，五个反相器 依次串联连接，电容C1并联在第一反相器的输入端与第四反相器的输出端之间。 实施例一和实施例二中的定时器，其原理是利用14个T触发器(实施例一和实 施例二中是采用JK触发器将J引脚和K引脚相互连接构成的T触发器)构成的 分频器，其中前一级的Q端口与后一级的CLK端口连接，当VJK与VSR为高 时，每个触发器的CLK每过一个周期，输出的Q端口翻转成与初态相反的状态， 这样就把振荡电路输入的信号(输入信号为芯片的振荡信号)进行了多种分频， 为电路其他部分工作提供了基准频率，其中F16、 F32、 F64、 F128、 F256分别 对应于时钟的16分频、32分频、64分频、128分频、256分频。实施例一和实 施例二中的小信号处理电路，是采用两级放大电路对小信号进行放大，然后通过迟滞比较器对放大后的小信号进行杂波滤除，实施例一和实施例二中的原理 是利用两个反相器做小信号放大，第二级反相器输入端和输出端之间并联有电 阻R3 (集成芯片内部集成元件)，第一级反相器的输出端与第二级反相器的输入
端连接，请具体参看附图，第一级反相器的U13-A的输入端VI通过外接电阻 R2形成负反馈，使VI的直流工作点稳定在二分之一电源电压，并能将输入端 VI输入的交流小信号进行放大，电容C2对高频信号有很好的抑制作用，另一 方面也起到消除电路的自激振荡的作用，第二级反相器U14-A在内部集成了反 馈电阻R3，起到信号的进一步放大作用，第二级反相器U14-A的输出端连接有 迟滞比较器U12-A，而迟滞比较器U12-A中心点大约为二分之一电源电压，迟 滞电压500毫伏左右，具有很强的抗干扰能力，能确保将有用信号放大，并滤 除干扰信号，并送下一部分进行信号处理。实施例一和实施例二中的逻辑输出 电路，A是与内部编码电路的连接点，Y为驱动输出端口。由于CMOS电路面 积小，功耗少，内部的管子不可能做很大，为了能够正常驱动外围电路，IC的 驱动输出一般要加大，实施例一和实施例二中采用场效应管Ql和场效应管Q2 进行驱动，驱动能力为毫安级，这样才能驱动外部电路(一般外围电路是通过 限流电阻接三极管的基极)。实施例一和实施例二中的解码电路采用现有技术中 的遥控芯片的解码电路。
本实用新型主要是对小信号处理电路做了改进，本实用新型电路应用的芯 片，根据其内部结构和引脚排布与功能的不同，具体分为以下两种具体实施例 进行说明。
实施例一请参看附图1和附图3，本实施例中设有OSCI引脚和OSCO引 脚，用于连接振荡电阻R1之用，其振荡频率可通过外部的电阻R1进行调整，当电阻R1=100K欧姆，CLK的频率大约76KHz， OSCI引脚和OSCO引脚分
别为振荡电路中的第一反相器的输入端和第三反相器的输出端，小信号处理电 路中的第一级反相器U13-A的输入端为VI引脚，第一级反相器U13-A的输出 端为VO引脚，VI引脚和VO引脚之间用于连接外接的负反馈电阻R2和电容 C2，驱动输出电路设有两个输出引脚，分别为BW引脚和FW引脚，用于控制 电机的正反转，正负电源引脚给芯片内的电路供电。本实施例中，在使用时， 只要在OSCI引脚和OSCO引脚之间连接有电阻Rl，在VI引脚和VO引脚之间 连接负反馈电阻R2和电容C2，并将BW引脚和FW引脚分别与外接控制电路 控制电机的两个电极连接即可。请参看附图5和附图6，解码电路分为频率识别 和信号的有效性判断，频率识别是通过IC本身的采样信号(来自定时器，频率 高于输入的被采样信号)来对输入的信号进行采样，利用计数器计算每个输入 信号的周期，当输入信号的在lKHz或250Hz(允许有偏差，也就是有一定的容 错率)时，会启动信号的有效性电路进行进一步判断，当lKHz或250Hz的信 号连续有效周期超过32个，信号有效性判断就会输出相应的信号来控制后一级 输出。当输入信号为lKHz且连续有效周期满足要求，芯片的FW就会有效(高 有效)。
实施例二请参看附图2和附图4，本实施例中振荡电路部分内部集成了振 荡所需要的反相器、电容及电阻，所以其振荡频率是固定的，当电阻R1-220K 欧姆，电容C148P时，CLK的频率大约128KHz。小信号处理电路中的第一级 反相器U13-A的输入端为VI引脚，第一级反相器U13-A的输出端为VO引脚， VI引脚和VO引脚之间用于连接外接的负反馈电阻R2和电容C2，逻辑输出电 路设有两组输出引脚，每组两个输出引脚，分别为第一组BW引脚和FW引脚，第二组RT引脚和LF引脚，分别用于控制两个电机的正反转，正负电源引脚给
芯片内的电路供电。本实施例中，在使用时，只要在VI引脚和VO引脚之间连 接负反馈电阻R2和电容C2，并将BW引脚和FW引脚分别与外接控制电路控 制电机的两个电极连接，将RT引脚和LF引脚分别与外接控制电路控制另一个 电机的两个电极连接即可。请参看附图7、附图8和附图9，解码电路可分为引 导码识别、功能码计数及功能识别等三部分，其通过IC本身的采样信号(来自 定时器，频率高于输入的被采样信号)来对输入的信号进行采样，利用计数器 计算每个输入信号的周期，当引导码识别电路识别到输入信号为引导码，就会 启动功能码计数电路对功能码进行计数，最后在信号转为引导码时结束计数， 将计数所得的送功能识别电路进行识别，最后输出对应的信号控制后一级输出， 如当N-10的时候就对应FW输出有效(高有效)。
上述实施例均是以反相器作为小信号放大器，本实用新型还可以采用运算 放大器作为小信号放大器，请参看附图10， 二分之一电源电压分别输入至两级 放大器的同向输入端，第一级放大器反向输入端与VI引脚连接，第一级放大器 的输出端与第二级放大器的反向输入端经电阻R5相连接，第二级放大器的输出 端与迟滞比较器的输入端连接。
本实用新型对小信号处理部分做了改进，使得芯片引脚数量大大减少，一 方面降低了芯片制造商的封装成本，另一方面也简化了使用者的接线设计。
权利要求1、一种遥控接收控制电路，控制电路包括振荡器、定时器、小信号处理电路、解码电路、逻辑输出电路，振荡器输出脉冲信号给定时器，脉冲振荡信号经定时器分频后输出给解码电路，为解码电路提供基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电路，通过外围的驱动电路驱动电机，其特征是所述的小信号处理电路包括串联连接的两级信号放大电路，第二级放大电路的输出端连接有迟滞比较器，迟滞比较器的输出端为小信号处理电路的输出端。
2、 根据权利要求l所述的遥控接收控制电路，其特征是所述的两级信号放 大电路均为反相器放大电路。
3、 根据权利要求2所述的遥控接收控制电路，其特征是所述的第一级信号 放大电路中反相器输入端和输出端之间并联有反馈电阻R2，与反馈电阻R2并联有电容C2。
4、 根据权利要求2所述的遥控接收控制电路，其特征是所述的第二级信号 放大电路中反相器输入端和输出端之间并联有反馈电阻R3。
5、 根据权利要求l所述的遥控接收控制电路，其特征是所述的两级信号放大电路均为运算放大器，两级放大器的同向输入端相连接并同基准电压相 连接，第一级放大器反向输入端为小信号放大电路的输入端，第一级放大器的输出端与第二级放大器的反向输入端经内部电阻R5相连接，第二级 放大器的输出端与迟滞比较器的输入端连接。
6、 根据权利要求5所述的遥控接收控制电路，其特征是所述的两级信号放大电路中第一级信号放大电路中反相输入端和运放输出端之间并联有反馈电阻R3，与反馈电阻R3并联有电容C2。
7、 根据权利要求1至6中任意一项所述的遥控接收控制电路，其特征是所 述的振荡器采用五个依次串联连接的反相器，第一反相器的输入端和第三 反相器的输出端之间并联有电阻Rl，第一反相器的输入端和第四反相器 的输出端之间并联有电容C1。
8、 根据权利要求1至6中任意一项所述的遥控接收控制电路，其特征是所述的定时器为14个以上相互连接的T触发器构成的分频器。
9、 一种采用如权利要求1所述的控制电路制成的控制芯片，包括芯片主体和设置在主体内的控制电路，所述的控制电路包括振荡器、定时器、小信号 处理电路、解码电路、逻辑输出电路，振荡器输出脉冲信号给定时器，定时器为15个相互连接的T触发器构成的分频器，脉冲信号经定时器分频 后输出给解码电路，为解码电路提供基准时钟脉冲，遥控信号经过小信号 处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电 路，通过外围驱动电路驱动驱动电机，其特征是所述的控制芯片包括给控制电路供电的正电源引脚和负电源引脚，包括与第一级放大电路输入端连接的VI引脚，与第一级放大电路输出端连接的vo引脚，包括两个逻辑输出控制马达正反转的BW引脚和FW引脚，还包括有连接振荡电阻用 的OSCI引脚和OSCO引脚，OSCI引脚和OSCO引脚分别连接至电阻R1两端。
10、 一种采用如权利要求l所述的控制电路制成的控制芯片，包括芯片主体和 设置在主体内的控制电路，所述的控制电路包括振荡器、定时器、小信号 处理电路、解码电路、逻辑输出电路，振荡器输出脉冲信号给定时器，定 时器为14个相互连接的T触发器构成的分频器，脉冲信号经定时器分频后输出给解码电路，为解码电路提供基准时钟脉冲，遥控信号经过小信号 处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电 路，通过外围驱动电路驱动电机，其特征是所述的控制芯片包括给控制 电路供电的正电源引脚和负电源引脚，包括与第一级放大电路输入端连接 的VI引脚，与第一级放大电路输出端连接的VO引脚，包括两组逻辑输 出控制马达正反转的引脚，第一组引脚包括BW引脚和FW引脚，第二组引脚包括RT引脚和LF引脚。
专利摘要本实用新型公开一种遥控接收控制电路及其采用该电路制成的控制芯片。控制电路包括振荡器、定时器、小信号处理电路、解码电路、逻辑输出电路，振荡器输出脉冲信号给定时器，脉冲信号经定时器分频后输出给解码电路，为解码电路提供基准时钟脉冲，遥控信号经过小信号处理电路处理后输入给解码电路，经解码电路解码后输出给逻辑输出电路，通过外围驱动电路驱动电机，小信号处理电路包括串联连接的两级信号放大电路，第二级放大电路的输出端连接有迟滞比较器，迟滞比较器的输出端为小信号处理电路的输出端。一方面降低了芯片制造商的封装成本，另一方面也简化了使用者的接线设计。
文档编号G08C19/16GK201311708SQ20082023485
公开日2009年9月16日 申请日期2008年12月10日 优先权日2008年12月10日
发明者任仕鼎 申请人:任仕鼎