一种红外热成像热点检测告警装置及告警方法
【专利摘要】本发明公开了一种红外热成像热点检测告警装置及告警方法，包括红外热成像摄像机和智能分析板卡。智能分析板卡接收来自红外热成像摄像机的复合视频信号和LVDS信号，完成LVDS信号的分析处理，同时将复合视频信号传输给显控终端；当智能分析板卡检测到告警目标时，在复合视频信号上叠加告警目标外接矩形框后将复合视频信号传输给显控终端，同时将告警目标个数和告警目标外接矩形框坐标值输出给显控终端，以在显控终端显示告警目标位置。本发明采用FPGA系统架构对红外图像进行采集处理，并采用简单的字符叠加电路在复合视频上叠加告警目标外接矩形框，集成度高、电路简单，能有效处理12位以上像素数据，并且大大提高了图形处理速度。
【专利说明】一种红外热成像热点检测告警装置及告警方法
【技术领域】
[0001]本发明涉及红外热成像技术和数字图像处理技术，尤其涉及红外热成像技术和图像处理技术在火点检测及定位方面的应用，具体涉及一种基于FPGA的红外热成像热点检测告警装置及告警方法。
【背景技术】
[0002]近年来，红外热成像技术在森林防火预警系统中得到广泛应用，有效预防了森林火灾的发生。红外热成像仪利用红外探测器、光学成像镜头，接收被测目标的红外辐射能量分布图形，反映到红外探测器的热敏元上。由探测器将红外辐射能转换成电信号，进而得到物体的表面热分布相应的热像图。
[0003]红外热成像仪输出PAL等复合视频信号和LVDS接口信号，通过LVDS接口输出12位或者14位的原始热成像数据。由连接在红外热成像仪之后的图像处理设备利用红外图像处理技术对图像数据采集并处理。图像数据属于二维数组，对其处理所需要的计算复杂度高。
[0004]DSP数字图像处理芯片能够完成一些复杂的图形图像计算，但其接口不够灵活，而且DSP要完成图像数据采集需要LVDS转换电路实现差分信号的转换或与FPGA共同完成，增加了电路复杂度。在复合视频信号上叠加热点外接矩形框虽然可用DSP本身的OSD功能，但是需要首先对红外热像仪的复合视频进行解码，这又增加了电路的复杂度。DSP对12位以上像素数据的处理对其也是一种挑战。同时，DSP对图像的处理采用串行处理方式，降低了图像的处理速度，不能满足一些实时性要求高的嵌入式应用场合。
【发明内容】
[0005]为了实现原始图像数据的采集处理和在红外热像仪复合视频信号上叠加告警目标外接矩形框，克服DSP处理器的不足，本发明提供了一种集成度高、电路简单、处理速度快的基于FPGA的红外热成像热点检测告警装置及告警方法。
[0006]本发明采用的技术方案是:
一种红外热成像热点检测告警装置，包括:红外热成像摄像机、智能分析板卡。
[0007]红外热成像摄像机，用于生成原始图像，并输出复合视频信号和LVDS信号。
[0008]智能分析板卡，接收来自红外热成像摄像机的复合视频信号和LVDS信号，用于完成LVDS信号的分析处理，同时将复合视频信号传输给显控终端，当智能分析板卡分析LVDS信号检测到告警目标时，智能分析板卡在复合视频信号上叠加告警目标外接矩形框后将复合视频信号传输给显控终端，同时将告警目标个数和告警目标外接矩形框坐标值输出给显控终端，以在显控终端显示告警目标位置。
[0009]进一步的，智能分析板卡包括:FPGA、字符叠加电路、串行配置电路、SDRAM存储器、串行通信电路。
[0010]FPGA，接收来自红外热成像摄像机的LVDS信号，完成对LVDS信号的分析处理，当FPGA分析LVDS信号检测到告警目标时，通过串行通信电路发送告警目标个数和告警目标外接矩形框坐标值给显控终端；FPGA还接收来自字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路。
[0011 ] 字符叠加电路，接收来自红外热成像摄像机复合视频信号，并生成行场同步信号发送给FPGA ；当FPGA分析LVDS信号检测到告警目标时，字符叠加电路在字符控制信号下在复合视频信号上叠加告警目标外接矩形框，然后输出叠加了告警目标外接矩形框的复合视频信号给显控终端。
[0012]串行配置电路，与FPGA的串行存储EPCS单元连接，用于存储FPGA配置数据、用户程序映像及系统参数数据；系统参数包括包括二值化阈值、尖角数目阈值、告警目标大小范围、告警串口反馈开关、告警框叠加开关和最多告警目标数量。
[0013]SDRAM存储器，与FPGA的SDRAM控制单元连接，作为软件程序运行空间和图像存储空间。
[0014]串行通信电路，与FPGA的异步串口 UART单元连接，还与显控终端连接，实现TTL信号电平与RS232信号电平之间的转换。
[0015]进一步的，FPGA包括图像采集预处理单元、OSD单元、N1SII微处理器单元、SDRAM控制单元、Avalone总线单元、异步串口 UART单元、串行存储EPCS单元、定时器Timer单元。
[0016]图像采集预处理单元，采用硬件描述语言以硬件方式实现，并采用自定义外设连接在Avalone总线单元上，接收来自红外热成像摄像机的LVDS信号，用于将LVDS信号处理成热点目标与图像背景分离的二值化图像数据，并将二值化图像数据通过Avalone总线单元以DMA方式写到SDRAM控制单元控制的的外部SDRAM存储器中，完成二值化图像数据写操作后以发送中断信号给N1SII微处理器单元。
[0017]N1SII微处理器单元，通过异步串口 UART单元接收显控终端发送的串口命令，完成系统参数的设置，访问存储在外部SDRAM存储器中的二值化图像数据，通过连通域检测算法扫描二值化图像数据，完成对热点目标大小、数目、外接矩形框特征的提取以及尖角的识别和尖角数目统计；同时判断热点目标外接矩形框大小和尖角数目，若热点目标矩形框大小在设置范围内并尖角数目大于设定阈值，则该热点目标为告警目标，N1SII微处理器单元将告警目标矩形框坐标值输出给OSD单元，并通过异步串口 UART单元和串行通信电路将告警目标个数和告警目标外接矩形框坐标值发送给显控终端；另外，N1SII微处理器单元，可通过Avalone总线单元访问并控制图像采集预处理单元和OSD单元。
[0018]OSD单元，用硬件描述语言以硬件方式实现，并采用自定义外设连接在Avalone总线单元上，接收来自N1SII微处理器单元的告警目标外接矩形框坐标值和字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路；行场同步信号触发OSD单元进行像素行列计数，并根据像素行列计数值和告警目标外接矩形框的四个行列边界值控制输出字符控制信号电平的高低。
[0019]异步串口 UART单元，与Avalone总线单元和串行通信电路连接，用于传输告警目标个数和告警目标外接矩形框坐标值给显控终端。
[0020]SDRAM控制单元,与Avalone总线单元连接,用于外部SDRAM存储器的读写时序控制和刷新操作。[0021 ] 串行存储EPCS单元，与Avalone总线单元连接，还与外部串行配置电路连接，完成软件程序的启动；同时N1S II微处理器单元通过串行存储EPCS单元实现对外部串行配置电路的读与访问控制。
[0022]进一步的，图像采集预处理单元包括LVDS接口模块、数据串并转换模块、滤波模块、图像二值化模块、总线写主控制模块、Avalone从端口模块。
[0023]LVDS接口模块，接收来自红外热成像摄像机的LVDS信号，将LVDS信号转换成2路串行数据信号和I路同步信号。
[0024]数据串并转换模块，接收来自LVDS接口模块的2路数据串并数据信号和I路同步信号，根据同步信号，将2路串并数据信号转换成14位像素数据信号和像素数据有效信号，并产生帧起始信号。
[0025]滤波模块，接收来自数据串并转换模块的14位像素数据信号和像素数据有效信号，采用二维中值滤波器滤除14位像素数据信号中的奇异干扰燥点。
[0026]图像二值化模块，接收来自滤波模块的滤除奇异干扰燥点的14位像素数据信号和像素数据有效信号，采用像素值与像素值平均值差值法将14位像素数据信号转换成热点目标和图像背景分离的二值化图像数据。
[0027]总线写主控制模块，接收来自图像二值化模块的二值化图像数据，通过Avalone总线单元以DMA方式直接将二值化图像数据写到SDRAM控制单元控制的外部SDRAM存储器，完成二值化图像数据写操作后以发送中断信号给N1SII微处理器单元。
[0028]Avalone从端口模块,分别与Avalone总线单元、图像二值化模块、总线写主控制模块连接，用于定义图像采集预处理单元的寄存器以及中断信号，寄存器包括二值化阈值寄存器、写地址寄存器、数据长度寄存器和外设控制寄存器。
[0029]进一步的，字符叠加电路包括:视频放大电路、行场同步信号分离电路、模拟信号选择电路。
[0030]视频放大电路，接收来自红外热成像摄像机的复合视频信号，将复合视频信号放大后输出两路复合视频信号。
[0031]行场同步信号分离电路，接收来自视频放大电路的一路复合视频信号进行行场同步信号分离，输出行同步信号、场同步信号给OSD单元。
[0032]模拟信号选择电路，接收来自视频放大电路的一路复合视频信号和来自OSD单元的字符控制信号，同时给模拟信号选择电路输入可调电平；当字符控制信号为低电平时，模拟信号选择电路输出复合视频信号，当字符控制信号为高电平时，模拟信号选择电路输出可调电平，模拟信号选择电路的输出传输给视频放大电路，经视频放大电路放大后输出给显控终端；当模拟信号选择电路输出可调电平时，在显控终端显示告警目标外接矩形框的四个边界，即完成在复合视频信号上叠加告警目标外接矩形框。
[0033]本发明的红外热成像热点检测告警装置的告警方法，进行热点检测告警的步骤是:
步骤1，初始化二值化阈值、初始化总线写主控制模块的写地址及数据长度；
步骤2，若N1SII微处理器单元接收到显控终端发送的串口命令，则进行命令响应，设置系统参数并进行下一步骤；若无则跳出串口命令响应函数直接进入下一步骤；
步骤3，启动总线写主控制模块，等待图像采集预处理单元的中断信号，若等待超时则跳到步骤2，否则继续下一步骤；
步骤4，采用行程判断的快速连通域检测算法扫描一遍二值化图像数据，提取热点目标外接矩形框坐标值，同时进行尖角检测和尖角数目统计；
步骤5，判断热点目标外接矩形框大小与热点目标尖角数目，若热点目标外接矩形框大小在设置范围内并尖角数目大于设定的阈值，则该热点目标即为告警目标，将告警目标外接矩形框坐标值写到OSD单元，OSD单元控制字符叠加电路在复合视频信号上叠加告警目标外接矩形框；
步骤6，将告警目标个数和告警目标外接矩形框坐标值通过异步串口 UART单元和串行通信电路发送给显控终端，并返回步骤2继续检测。
[0034]本发明的有益效果为:本发明的一种红外热成像热点检测告警装置及告警方法，采用FPGA系统架构对红外图像进行采集处理，相对于DSP系统架构，本发明采用简单的字符叠加电路在复合视频上叠加告警目标外接矩形框，集成度高、电路简单，能有效处理12位以上像素数据，并且由于FPGA本身采用并行处理方式，大大提高了图形处理速度，适用于实时性要求高的嵌入式应用场合。
【专利附图】
【附图说明】
[0035]图1是本发明一实施例结构框图。
[0036]图2是图1中FPGA内部功能单元组成图。
[0037]图3是图1中字符叠加电路组成图。
[0038]图4是本发明热点检测告警装置程序流程图。
【具体实施方式】
[0039]下面结合附图对本发明的具体实施例方式作进一步详细的说明。
[0040]一、红外热成像热点检测告警装置 1、具体实施例结构
如图1所示的一种红外热成像热点检测告警装置，包括红外热成像摄像机、智能分析板卡、显控终端。
[0041]红外热成像摄像机，具有复合视频信号接口和LVDS原始图像接口，用于生成原始图像，并输出复合视频信号和LVDS信号。
[0042]本发明的显控终端，接收来自智能分析板卡的复合视频信号，在显示屏幕上显示热成像视频，告警目标会被外接矩形框标识出。显控终端还发送串口命令给智能分析板卡，以控制智能分析板卡设置系统参数(包括二值化阈值、尖角数目阈值、告警目标大小范围、告警串口反馈开关、告警框叠加开关和最多告警目标数量)。显控终端也可以根据接收到的告警目标外接矩形框坐标值，控制云台带动红外热成像摄像机使告警目标位于视场中心，还可用于控制云台进行热点跟踪。显控终端可以是计算机或数字视频服务器等可实现上述功能的任意装置。
[0043]智能分析板卡，接收来自红外热成像摄像机的复合视频信号和LVDS信号，用于完成LVDS信号的分析处理，同时将复合视频信号传输给显控终端；当智能分析板卡分析LVDS信号检测到告警目标时，智能分析板卡在复合视频信号上叠加告警目标外接矩形框后将复合视频信号传输给显控终端，同时将告警目标个数和告警目标外接矩形框坐标值发送给显控终端，以在显控终端显示告警目标位置。
[0044]智能分析板卡包括I片Cyclone IV系列FPGA、I片容量为32M字节的SDRAM芯片(SDRAM存储器的功能可由SDRAM芯片实现)、I片串行存储EPCS64芯片(串行配置电路的功能可用串行存储EPCS64芯片实现)、RS232电路(串行通信电路的功能可用RS232电路实现)和简单的字符叠加电路。
[0045]FPGA，接收来自红外热成像摄像机的LVDS信号，完成对LVDS信号的分析处理，当FPGA分析LVDS信号检测到告警目标时，通过串行通信电路发送告警目标个数和告警目标外接矩形框坐标值给显控终端；FPGA还接收来自字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路。
[0046]字符叠加电路，接收来自红外热成像摄像机复合视频信号，并生成行场同步信号发送给FPGA ；当FPGA分析LVDS信号检测到告警目标时，字符叠加电路在字符控制信号下在复合视频信号上叠加告警目标外接矩形框，然后输出叠加了告警目标外接矩形框的复合视频信号给显控终端。
[0047]串行存储EPCS64芯片，与FPGA的异步串口 UART单元连接，存储FPGA配置数据、用户程序映像以及系统参数数据。
[0048]SDRAM芯片，与FPGA的SDRAM控制器(SDRAM Controler)单元连接，作为软件程序运行空间和图像数据暂存空间。
[0049]RS232电路，与FPGA和显控终端连接，实现TTL信号电平与RS232信号电平之间的转换。
[0050]2、FPGA内部功能单元
如图2所示，FPGA被配置成基于N1SII软核的可编程片上系统(S0PC)，其中N1SII微处理器单元、Avalone总线单元、异步串口 UART单元、Timer时钟单元、SDRAM控制单元、串行存储EPCS单元组成一个通用的微处理器系统。OSD单元与图像采集预处理单元为本发明自定义外设，组成本装置的专用硬件部分。
[0051]图像采集预处理单元，接收来自红外热成像摄像机的LVDS信号，用于将LVDS信号处理成热点目标与图像背景分离的二值化图像数据，并将二值化图像数据通过Avalone总线单元传输给SDRAM控制单元控制的的外部SDRAM芯片，完成二值化图像数据写操作后发送中断信号给N1SII微处理器单元。
[0052]N1SII微处理器单元，通过异步串口 UART单元接收显控终端发送的串口命令，完成系统参数的设置；访问存储在外部SDRAM存储器中的二值化图像数据，通过连通域检测算法扫描二值化图像数据，完成对热点目标大小、数目、外接矩形框特征的提取以及尖角的识别和尖角数目统计；同时判断热点目标外接矩形框大小和尖角数目，若热点目标矩形框大小在设置范围内并尖角数目大于设定阈值，则该热点目标为告警目标，N1SII微处理器单元将告警目标矩形框坐标值输出给OSD单元，并通过异步串口 UART单元和串行通信电路将告警目标个数和告警目标外接矩形框坐标值发送给显控终端；另外，N1SII微处理器单元，可通过Avalone总线单元访问并控制图像采集预处理单元和OSD单元。
[0053]OSD单元，接收来自N1SII微处理器单元的告警目标外接矩形框坐标值和来自字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路；行场同步信号触发OSD单元进行像素行列计数，并根据像素行列计数值和告警目标外接矩形框的四个行列边界值控制输出字符控制信号电平的高低。
[0054]异步串口 UART单元，与Avalone总线单元和RS232电路连接，用于将N1SII微处理器单元发送来的告警目标个数和告警目标外接矩形框坐标值通过串行通信电路传输给显控终端，也用于将显控终端通过串行通信电路发送来的串口命令传输给N1SII微处理器单元。
[0055]SDRAM控制器(SDRAM Controler)单元，与Avalone总线单元连接，用于外部SDRAM芯片的读写时序控制和刷新操作。
[0056]串行存储EPCS单元，与Avalone总线单元和外部串行配置电路连接，完成软件程序的启动；同时N1S II微处理器单元通过该单元实现对外部串行配置电路的读写访问控制。
[0057]进一步的，图像采集预处理单元包括LVDS接口模块、数据串并转换模块、中值滤波模块(滤波模块的功能可由中值滤波模块实现)、图像二值化模块、总线写主控制器(Avalone Write Master)模块和 Avalone 从端口模块。
[0058]LVDS接口模块利用FPGA本身1 口支持LVDS信号的特点，接收来自红外热成像摄像机的LVDS信号，将4对差分信号转成数字逻辑信号，其中包括2路串行数据信号、I路同步信号和I路时钟信号。
[0059]数据串并转换模块，接收来自LVDS接口模块的2路数据串并数据信号和I路同步信号，根据同步信号，将2路串并数据信号转换成14位像素数据信号和像素数据有效信号，方便后续模块的处理，同时产生帧起始信号。
[0060]中值滤波模块，接收来自数据串并转换模块的14位像素数据信号和像素数据有效信号，采用二维中值滤波器滤除14位像素数据信号中的奇异干扰燥点。
[0061]图像二值化模块，接收来自中值滤波模块的滤除奇异干扰燥点的14位像素数据信号和像素数据有效信号，采用像素值与像素平均值差值法将14位像素数据信号转换成热点目标和图像背景分离的二值化图像数据；实现方式为:当前像素值与上一帧像素平均值相减，若差值大于设定的阈值，则当前像素值转换成255输出，否则输出O。
[0062]总线写主控制器模块，由N1SII微处理器单元启动，接收来自图像二值化模块的二值化图像数据，以DMA方式将二值化图像数据通过Avalone总线单元直接将二值化图像数据写到SDRAM控制单元控制的外部SDRAM芯片中，完成二值化图像数据写操作后发送中断信号给N1SII微处理器单元。
[0063]Avalone从端口模块,分别与Avalone总线单元、图像二值化模块、总线写主控制模块连接，用于定义图像采集预处理单元的寄存器以及中断信号，寄存器包括二值化阈值寄存器、写地址寄存器、数据长度寄存器和外设控制寄存器。
[0064]3、字符叠加电路
如图3所7]^，字符置加电路包括I片3路视频彳目号放大芯片(视频放大电路的功能可由3路视频信号放大芯片实现)、1片视频行场同步分离芯片(行场同步信号分离电路的功能可由视频行场同步分离芯片)和I片2路模拟复用器芯片(模拟信号选择电路的功能可由2路模拟复用器芯片实现)。
[0065]3路视频放大芯片，接收来自红外摄像机的复合视频信号，将复合视频信号放大后输出两路复合视频信号。
[0066]视频行场同步信号分离芯片，接收来自3路视频放大芯片的一路复合视频信号进行行场同步信号分离，输出行同步信号、场同步信号给OSD单元。
[0067]2路模拟复用器芯片，接收来自3路视频放大芯片的一路复合视频信号和来自OSD单元的字符控制信号，同时给2路模拟复用器芯片输入用电阻分压实现的可调电平，可调电平的调节范围位于复合视频信号黑电平和复合视频信号的最大电压之间；当字符控制信号为低电平时，2路模拟复用器芯片输出复合视频信号，当字符控制信号为高电平时，2路模拟复用器芯片输出可调电平，2路模拟复用器芯片的输出传输给3路视频放大芯片，经3路视频放大芯片放大后输出给显控终端；当2路模拟复用器芯片输出可调电平时，在显控终端显示告警目标外接矩形框的四个边界，即完成在复合视频信号上叠加告警目标外接矩形框。
[0068]字符叠加原理:当2路模拟复用器芯片在某段时间内选择输出可调电平时，复合视频信号在此段时间内为该电平。这样在显示视频中就会看到一条亮线，线的亮度可通过可调电平改变。当选通时间可精确到一个像素在信号中占用时间时，就可以实现在屏幕任意位置，控制输出I个像素大小的亮点。字符或线条显示就是控制一些亮点的位置组合。
[0069]OSD单元像素行列计数:0SD单元是自定义外设，用硬件设计语言模块化，该模块输入时钟为27Mhz，接收来自视频行场同步信号分离芯片的行同步信号、场同步信号，输出字符控制信号给2路模拟复用器芯片。该模块功能描述为:在行同步信号有效时进行像素列计数，无效时清零。行同步信号下降沿时进行像素行计数，场同步信号有效时清零。通过这样的方式得到的计数值超过实际复合视频信号的分辨率，需要确定有效的像素行列计数值，根据有效像素行列计数值来控制2路模拟复用器芯片的输出，并重新像素行列计数。
[0070]告警目标外接矩形框叠加描述为:当有效像素列计数值等于告警目标外接矩形框左边界值或右边界值时，有效像素行计数值大于等于告警目标外接矩形框上边界值且小于等于告警目标外接矩形框下边界值时，OSD单元输出的字符控制信号电平置高，2路模拟复用器芯片选择输出可调电平，这样屏幕显示为告警目标外接矩形框左右两个边界。当有效像素行计数值等于告警目标外接矩形框上边界值或下边界值时，有效像素列计数值大于等于告警目标外接矩形框左边界值且小于等于告警目标外接矩形框右边界值时，输出字符控制信号电平置高，这样屏幕显示告警目标外接矩形框的上下两个边界。至此完成告警目标外接矩形框的叠加。
[0071]告警目标外接矩形框坐标值用(xl，yl) (x2, y2)表示，(xl, yl)为告警目标外接矩形框左上角坐标值，(x2，y2)为告警目标外接矩形框右下角坐标值；其中yl、y2为行边界值，xUx2为列边界值；xl为左边界值，x2为右边界值，yl为上边界值，y2为下边界值。
[0072]二、红外热成像热点检测告警装置的告警方法如图4是红外热成像热点检测告警装置程序流程图:
步骤1，初始化异步串口 UART单元、定时器Timer单元、串行存储EPCS单元；
步骤2，申请二值化图像暂存空间，初始化总线写主控制器模块的写地址及数据长度；步骤3，读取串行存储EPCS64芯片内存储的二值化阈值、尖角数目阈值、告警目标大小范围、告警串口反馈开关、告警框叠加开关和最多告警目标数量并赋给相应变量；
步骤4，若N1SII微处理器单元接收到显控终端发送的串口命令，则进行命令响应，设置系统参数并进行下一步骤；若无则跳出串口命令响应函数直接进入下一步骤；
步骤5，启动总线写主控制器模块，等待图像采集预处理单元的中断信号，若等待超时则跳到步骤4，否则继续下一步骤；
步骤6，采用行程判断的快速连通域检测算法提取热点目标外接矩形框坐标，同时进行尖角判别和尖角数目统计；
步骤7，判断各热点目标外接矩形框大小与热点目标尖角数目，若热点目标外接矩形框大小在设置范围内并尖角数目大于设定的阈值，则该热点目标即为告警目标，将告警目标外接矩形框坐标值写到OSD单元，OSD单元控制字符叠加电路在复合视频信号上叠加告警目标外接矩形框；
步骤8，将告警目标个数和告警目标外接矩形框坐标值通过异步串口 UART单元和RS232电路发送给显控终端，并返回步骤4继续检测。
[0073]红外热成像热点检测告警装置的告警步骤为:
步骤1，初始化二值化阈值、初始化总线写主控制模块的写地址及数据长度；
步骤2，若N1SII微处理器单元接收到显控终端发送的串口命令，则进行命令响应，设置系统参数并进行下一步骤；若无则直接跳出串口命令响应函数直接进入下一步骤；
步骤3，启动总线写主控制模块，等待图像采集预处理单元的中断信号，若等待超时则跳到步骤2，否则继续下一步骤；
步骤4，采用行程判断的快速连通域检测算法扫描一遍二值化图像数据，提取热点目标外接矩形框坐标值，同时进行尖角检测和尖角数目统计；
步骤5，判断热点目标外接矩形框大小与热点目标尖角数目，若热点目标外接矩形框大小在设置范围内并尖角数目大于设定的阈值，则该热点目标即为告警目标，将告警目标外接矩形框坐标值写到OSD单元，OSD单元控制字符叠加电路在复合视频信号上叠加告警目标外接矩形框；
步骤6，将告警目标个数和告警目标外接矩形框坐标值通过异步串口 UART单元和RS232电路发送给显控终端，并返回步骤2继续检测。
【权利要求】
1.一种红外热成像热点检测告警装置，其特征在于，包括: 红外热成像摄像机，用于生成原始图像，并输出复合视频信号和LVDS信号； 智能分析板卡，接收来自红外热成像摄像机的复合视频信号和LVDS信号，用于完成LVDS信号的分析处理，同时将复合视频信号传输给显控终端；当智能分析板卡分析LVDS信号检测到告警目标时，智能分析板卡在复合视频信号上叠加告警目标外接矩形框后将复合视频信号传输给显控终端，同时将告警目标个数和告警目标外接矩形框坐标值输出给显控终端，以在显控终端显示告警目标位置。
2.根据权利要求1所述的一种红外热成像热点检测告警装置，其特征在于，所述智能分析板卡包括FPGA、字符叠加电路； 所述FPGA，接收来自红外热成像摄像机的LVDS信号，完成对LVDS信号的分析处理，当FPGA分析LVDS信号检测到告警目标时，通过串行通信电路发送告警目标个数和告警目标外接矩形框坐标值给显控终端；所述FPGA还接收来自字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路； 所述字符叠加电路，接收来自红外热成像摄像机复合视频信号，并生成行场同步信号发送给FPGA ；当FPGA分析LVDS信号检测到告警目标时，所述字符叠加电路在字符控制信号下在复合视频信号上叠加告警目标外接矩形框，然后输出叠加了告警目标外接矩形框的复合视频信号给显控终端。
3.根据权利要求1或2所述的一种红外热成像热点检测告警装置，其特征在于，所述FPGA包括图像采集预处理单元、OSD单元、N1SII微处理器单元、异步串口 UART单元、SDRAM控制单元、Avalone总线单元； 所述图像采集预处理单元，接收来自红外热成像摄像机的LVDS信号，用于将LVDS信号处理成热点目标与图像背景分离的二值化图像数据，并将二值化图像数据通过Avalone总线单元以DMA方式写到SDRAM控制单元控制的的外部SDRAM存储器，完成二值化图像数据写操作后发送中断信号给N1SII微处理器单元； 所述N1SII微处理器单元，访问存储在外部SDRAM存储器中的二值化图像数据，通过连通域检测算法扫描二值化图像数据，完成对热点目标大小、数目、外接矩形框特征的提取以及尖角的识别和尖角数目统计；同时判断热点目标外接矩形框大小和尖角数目，若热点目标外接矩形框大小在设置范围内并尖角数目大于设定阈值，则该热点目标为告警目标，所述N1SII微处理器单元将告警目标矩形框坐标值输出给OSD单元，同时通过异步串口 UART单元和串行通信电路将告警目标个数和告警目标外接矩形框坐标值发送给显控终端; 所述OSD单元，接收来自N1SII微处理器单元的告警目标外接矩形框坐标值和来自字符叠加电路的行场同步信号，输出字符控制信号给字符叠加电路；行场同步信号触发OSD单元进行像素行列计数，并根据像素行列计数值和告警目标外接矩形框的四个行列边界值控制输出字符控制信号电平的高低； 所述异步串口 UART单元，与Avalone总线单元和串行通信电路连接，用于传输告警目标个数和告警目标外接矩形框坐标值给显控终端； 所述SDRAM控制单元,与Avalone总线单元连接,用于外部SDRAM存储器的读写时序控制和刷新操作。
4.根据权利要求3所述的一种红外热成像热点检测告警装置，其特征在于，所述图像采集预处理单元包括LVDS接口模块、数据串并转换模块、滤波模块、图像二值化模块、总线写主控制模块； 所述LVDS接口模块，接收来自红外热成像摄像机的LVDS信号，将LVDS信号转换成2路串行数据信号和I路同步信号； 所述数据串并转换模块，接收来自LVDS接口模块的2路串行数据信号和I路同步信号，根据同步信号，将2路串行数据信号转换成14位像素数据信号和像素数据有效信号，并产生帧起始信号； 所述滤波模块，接收来自数据串并转换模块的14位像素数据信号和像素数据有效信号，采用二维中值滤波器滤除14位像素数据信号中的奇异干扰燥点； 所述图像二值化模块，接收来自滤波模块的滤除奇异干扰燥点的14位像素数据信号和像素数据有效信号，采用像素值与像素值平均值差值法将14位像素数据信号转换成热点目标和图像背景分离的二值化图像数据； 所述总线写主控制模块，接收来自图像二值化模块的二值化图像数据，通过Avalone总线单元以DMA方式直接将二值化图像数据写到所述SDRAM控制单元控制的外部SDRAM存储器中，完成二值化图像数据写操作后发送中断信号给N1SII微处理器单元。
5.根据权利要求1或2所述的一种红外热成像热点检测告警装置，其特征在于，所述字符置加电路包括: 视频放大电路，接收来自红外热成像摄像机的复合视频信号，将复合视频信号放大后输出两路复合视频信号； 行场同步信号分离电路，接收来自视频放大电路的一路复合视频信号进行行场同步信号分离，输出行同步信号、场同步信号给OSD单元； 模拟信号选择电路，接收来自视频放大电路的一路复合视频信号和来自OSD单元的字符控制信号，同时给模拟信号选择电路输入用电阻分压实现的可调电平；当字符控制信号为低电平时，所述模拟信号选择电路输出复合视频信号，当字符控制信号为高电平时，所述模拟信号选择电路输出可调电平，所述模拟信号选择电路的输出传输给视频放大电路，经视频放大电路放大后输出给显控终端；当所述模拟信号选择电路输出可调电平时，在显控终端显示告警目标外接矩形框的四个边界，即完成在复合视频信号上叠加告警目标外接矩形框。
6.根据权利要求4所述的一种红外热成像热点检测告警装置，其特征在于，所述图像采集预处理单元还包括Avalone从端口模块,所述Avalone从端口模块,分别与Avalone总线单元、图像二值化模块、总线写主控制模块连接，用于定义图像采集预处理单元的寄存器以及中断信号，寄存器包括二值化阈值寄存器、写地址寄存器、数据长度寄存器和外设控制寄存器。
7.根据权利要求3所述的一种红外热成像热点检测告警装置，其特征在于，所述FPGA还包括串行存储EPCS单元、定时器Timer单元: 所述串行存储EPCS单元，与所述Avalone总线单元连接，还与外部串行配置电路连接，完成软件程序的启动；同时N1S II微处理器单元通过所述串行存储EPCS单元实现对外部串行配置电路的读写访问控制。
8.根据权利要求1或2所述的一种红外热成像热点检测告警装置，其特征在于，所述智能分析板卡还包括: 串行配置电路，与所述FPGA的串行存储EPCS单元连接，用于存储FPGA配置数据、用户程序映像及系统参数数据； SDRAM存储器，与所述FPGA的SDRAM控制单元连接，作为软件程序运行空间和图像存储空间； 串行通信电路，与所述FPGA的异步串口 UART单元连接，还与显控终端连接，实现TTL信号电平与RS232信号电平之间的转换。
9.一种红外热成像热点检测告警装置进行热点检测的告警方法，其特征在于，进行热点检测告警步骤是: 步骤1，初始化二值化阈值、初始化总线写主控制模块的写地址及数据长度； 步骤2，若N1SII微处理器单元接收到显控终端发送的串口命令，则进行命令响应，设置系统参数并进行下一步骤；若无则跳出命令响应函数直接进入下一步骤； 步骤3，启动总线写主控制模块，等待图像采集预处理单元的中断信号，若等待超时则跳到步骤2，否则继续下一步骤； 步骤4，采用行程判断的快速连通域检测算法扫描一遍二值化图像数据，提取热点目标外接矩形框坐标值，同时进行尖角检测和尖角数目统计； 步骤5，判断热点目标外接矩形框大小与热点目标尖角数目，若热点目标外接矩形框大小在设置范围内并尖角数目大于设定的阈值，则该热点目标即为告警目标，将告警目标外接矩形框坐标值写到OSD单元，OSD单元控制字符叠加电路在复合视频信号上叠加告警目标外接矩形框； 步骤6，将告警目标个数和告警目标外接矩形框坐标值通过异步串口 UART单元和串行通信电路发送给显控终端，并返回步骤2继续检测。
【文档编号】G08B17/12GK104299354SQ201410584241
【公开日】2015年1月21日 申请日期:2014年10月28日 优先权日:2014年10月28日
【发明者】王翠萍 申请人:王翠萍