专利名称：仿真铁电内存极化松驰现象的电路结构的制作方法
技术领域：
本发明是有关于一种内存特性的仿真电路，特别是有关于一种铁电内存(FeRAM)特性的仿真电路，尤其特别的是关于一种可以仿真铁电内存的松弛现象的电路结构。
图1绘示铁电内存的迟滞曲线(hysteresis loop)。当对一铁电材料施加电压(外加电场)时，极化量会开始增加。之后，当电压施加到一定量(例如5V左右)后，极化量会开始变小。但是，当电压回到0V时，极化量变并不会回到0，而是到达Pr+。然而实际上，当电压回到0V时，极化量并不会到达Pr+，而是稍小的Prel+。此时，便存在Prel+-Pr+的差值。当电压(负电压)持续施加到一定量(例如-5V左右)后，极化量会开始变大。但是，当电压回到0V时，极化量变并不会回到0，而是到达Pr-。然而实际上，当电压回到0V时，极化量并不会到达Pr-，而是稍小的Prel-。此时，便存在Pr--Prel-的差值。这就是因为极化松弛(polarization relaxation)所造成的现象。
极化松弛现象造成当电压为0V时，迟滞曲线呈现不连续的特性出现，也就是说会有一空隙(gap)产生(Prel+-Pr+或Pr--Prel-)。然而，目前一般的铁电内存的电路模型均依据理想的迟滞曲线来建立，没有考虑到极化松弛现象。
图2绘示公知铁电内存的仿真电路。此铁电存储单元的电路结构包括MOS晶体管10与铁电电容12，除了铁电电容12与电极线(plateline，PL)外，其余与一般的DRAM相同。MOS晶体管10的栅极耦接到字线WL，源极耦接到位线BL，而漏极耦接到铁电电容12的一端。铁电电容12的另一端耦接到一条电极线(plate line)PL。在操作上，当要对存储单元写入“0”时，便将电极线PL接地，而将电源VDD施加到位线上；反之，当要对存储单元写入“1”时，便将电源VDD施加到电极线PL，而将位线接地。这样就可以进行铁电内存的写入操作。当要读取铁电存储时，将电源VDD施加到电极线PL，而将位线浮置。
然而，当考虑到铁电材料的迟滞曲线的固有特性时，公知的铁电内存的仿真电路便无法正确的描述迟滞曲线。图3绘示迟滞曲线比较图，以比较实际对铁电内存所测量到的迟滞曲线与以公知仿真电路所仿真出的迟滞曲线。如图3所示，纵坐标为极化量(μC/cm2)，横坐标为电压(V)。标示方块的标记表示实际测量的结果，而实线部份表示利用公知的仿真电路所仿真出来的结果。当实际测量铁电材料在电压为0V时的极化量，会有骤增或骤减的现象；也就是说，会存在一空隙，这就是一种不连续现象。但是，以公知的仿真电路来仿真时，从图中圆圈部分20可以看出，当电压为0V时，公知仿真电路所仿真出的迟滞曲线I为连续变化。也就是说，公知的仿真电路只能呈现出理想的迟滞曲线，并无法精确地展现铁电材料该有的特性。
上述的电路模型在进行铁电内存的仿真时，会有使感测电压过分夸大的现象出现，而无法忠实地反应出铁电内存的感测电压特性。铁电内存中最重要的效应之一的极化松弛现象会造成快速衰减(fast-decaying)，使得在切换(switching)与非切换(non-switching)准位之间的感测边界(sense margin)变差。
如上所述，一般公知的仿真电路均缺乏能够仿真出极化松弛现象的能力，故在铁电内存的设计与研究均造成严重的影响，无法有效地仿真出铁电内存的物理特性。
本发明的另一目的是提出一种仿真铁电内存极化松弛现象的电路结构，其可以正确地仿真出铁电材料的迟滞曲线的不连续特性，使之在进行铁电内存设计与研究时，可以正确地仿真出铁电内存的物理特性。
为达成上述目的，本发明提出一种仿真铁电内存极化松弛现象的电路结构，由下述的器件所构成。一MOS晶体管的栅极耦接到字线，而源极耦接到位线；一铁电电容的一端耦接到MOS晶体管的漏极，而另一端耦接到电极线；一电容和一端连接到MOS晶体管的漏极；一松弛电压源的一端耦接至电容的另一端，而松弛电压源的另一端接地。上述电容的电容值选择远小于位线的电容值，松弛电压源的输出电压为对数时间相关(logarithmic time dependence)。
本发明还提出一种仿真铁电内存极化松弛现象的电路结构，由下列器件所构成。一MOS晶体管；一铁电电容的一端耦接到MOS晶体管的漏极，而另一端接收控制电压，以使铁电电容工作；一电容的一端连接到MOS晶体管的漏极；一松弛电压源耦接至电容。上述的松弛电压源的输出电压为对数时间相关。
由此，本发明利用在铁电存储单元的仿真电路中连接一松弛电压源，使其输出电压为对数时间相关。借此，可以确实地仿真出铁电材料的迟滞曲线的不连续特性。此外，在预测或设计时，可以更能掌握铁电内存的物理特性。
图5绘示图4中的松弛电压源的一实施例；图6绘示松弛时间与电压的关系曲线，其绘示出松弛成分(relaxedcomponent)中的衰减率；图7绘示迟滞曲线图，其标示出实际测量铁电内存的结果以及利用本发明的仿真电路的仿真结果；图8绘示电阻性负载的电流与时间的关系图，其分别为切换准位(上半)与非切换准位(下半)之间的实际测量与仿真结果；图9绘示松弛时间与感测电压之间的关系图，分别为利用公知模型与本发明模型的仿真结果。
附图标记说明10 MOS晶体管12 铁电电容14 松弛电压源图4绘示本发明的铁电内存的电路仿真结构。此铁电存储单元的电路结构包括一MOS晶体管10、一铁电电容12、一线性电容Cr与一松弛电压源14。MOS晶体管的栅极耦接到字线WL，源极耦接到位线BL，而漏极耦接到铁电电容12的一端。铁电电容12的另一端耦接到一条电极线(plate line)PL。线性电容Cr的一端连接到MOS晶体管10的漏极，另一端则连接到松弛电压源14的一端。松弛电压源14的另一端则接地。上述的线性电容Cr的电容值选择远小于位线的电容值，松弛电压源14则具有输出电压为对数时间相关(logarithmictime dependence)。本发明利用松弛电压源14来确实地仿真出铁电存储单元的操作特性。
图5绘示图4中的松弛电压源的一实施例。要注意的是图5的电路图仅为一个范例，任何电路的输出电压为对数时间相关，均可以用来作为本发明的松弛电压源。
如图5所示，松弛电压源14由第一电阻R1、第一运算放大器OP1、电容C1、第二电阻R2、第二运算放大器OP2与二极管D所构成。第一电阻R1的一端耦接到第一运算放大器OP1的其中一输入端，而另一端则连接到输入电压Vin。电容C1耦接至第一运算放大器OP1的输出端与输入端之间。第二电阻R2耦接于第一运算放大器OP1的输出端与第二运算放大器OP2的其中一输入端之间。二极管D耦接至第二运算放大器OP2的输出端与输入端之间。
依据电路知识，熟悉此技术者可以计算出上述松弛电压源14的输出电压Vout满足以下的方程式Vout≈V0ln(|Vi n|tI0C1R1R2)∝lnt]]>其中V0，I0为该二极管D的特性参数。一般而言，由二极管的电路特性可以知道，流过该二极管的电流可以由下列之方程式求得。I=I0(expVV0-1)]]>从上述的方程式可以很明显地看出松弛电压源14的输出电压Vout与时间的对数成正比；也就是说，输出电压为对数时间相关。
上述的松弛电压源14可以输出具有对数相依关系的拉升/拉降电压(pull-up/down voltage)讯号，借此用来仿真出铁电材料的极化特性的演变变化。
以下就针对几项物理特性来比较实际测量铁电内存的结果，以及利用本发明的仿真电路的仿真结果。经过以下说明，便可以了解本发明所提出的仿真电路确实可以很精确地接近实际铁电内存的行为特性。
图6绘示松弛时间与电压的关系曲线，其绘示出松弛成分(relaxedcomponent)中的衰减率。在图6中，标示方块的标记表示实际测量的结果，而实线部份表示利用图4的电路所测量出来的结果。
如图6所示，其绘示连接一电容性负载后，所测量到脉冲响应(pulse response)。纵坐标为电压V(t)，横坐标为松弛时间(μs)。在实际的铁电存储单元中，松弛成分的电压会随着松弛时间的增加而降低，也就是说会快速衰减。如图6所示，实际测量的结果(方块标记)显示出此一特性。依据本发明的电路模型所仿真出的结果很明显地与实际测量结果吻合，显示出此快速衰减的现象。因此，本发明的铁电内存仿真电路可以确实地预测铁电存储单元的行为特性。
图7绘示铁电内存的迟滞曲线图，用以比较本发明的仿真结果与实际测量的结果。如图7所示，纵坐标为极化量(μC/cm2)，横坐标为电压(V)。标示方块的标记表示实际测量的结果，而实线部份表示利用图4的电路所仿真出来的结果。特别要注意的是图中放大的圆圈部分。如前所述，铁电材料的迟滞曲线具有不连续性，也就是说在电压为0V时，极化量会骤增或骤减，而产生一空隙(gap)。由图7可以明显地看出来，利用本发明的仿真电路的松弛电压源14可以精确地仿真出迟滞曲线中的不连续(空隙)特性。因此，与公知仿真电路相比较之下，图2所示的公知电路只能仿真出连续的迟滞曲线，而无法仿真出迟滞曲线中的空隙特性。由此结果可以了解，本发明可以对铁电材料做最准确与确实的预测与仿真。
图8绘示电流与时间的关系图，其将铁电电容连接到一电阻性负载，并测量通过此电阻性负载的电流随时间的变化关系。图8分别对切换(switching)准位(图8上半部)与非切换(non-switching)准位(图8下半部)的实际测量与仿真结果。图中的实线部分呈现实际测量的电流与时间关系图，而虚线则表示依据本发明的仿真电路的仿真结果。由图8可以清楚地看出，本发明的仿真电路的仿真结果与实际的测量结果是一致的。也就是说，本发明的仿真电路确实可以很精确地仿真出铁电存储单元的物理特性。
图9绘示松弛时间与感测电压(sense voltage)之间的关系图，分别为利用公知与本发明的仿真结果。图9所绘示是对一2T/2C(二晶体管/二电容)的存储单元来估算松弛效应对感测电压的影响。图中的第I部分显示在电极线PL施加电压期间，松弛时间增加时对位线上的感测电压的影响；第II部分显示在电极线PL施加电压之后，松弛时间增加时对位线上的感测电压的影响。图中的方块标记是表示使用公知仿真电路的仿真结果，而圆型标记则表示使用本发明的仿真电路的仿真结果。由图中可以看出在本发明的电路模型中，感测电压可以大为减少。相反地，公知的仿真电路所仿真出的感测电压几乎维持不变。
综上所述，本发明的特征在铁电存储单元中连接一松弛电压源，使其输出电压为对数时间相关。借此，可以确实地仿真出铁电材料的迟滞曲线的不连续特性。
本发明的另一特征通过加入松弛电压源来仿真铁电内存的特性，使之在预测或设计时可以更能掌握铁电内存的物理特性。
综上所述，虽然本发明已以较佳实施例公开如上，然并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的改动，因此本发明的保护范围以权利要求书为准。
权利要求
1.一种仿真铁电内存极化松弛现象的电路结构，其特征在于包括一MOS晶体管，其栅极耦接到一字线，其源极耦接到一位线；一铁电电容，一端耦接到MOS晶体管的漏极，而另一端耦接到一电极线；一电容，一端连接到MOS晶体管的漏极；一松弛电压源，其一端耦接至该电容的另一端，而该松弛电压源的另一端接地。
2.如权利要求1所述的仿真铁电内存极化松弛现象的电路结构，其特征在于该电容的电容值选择远小于该位线的电容值。
3.如权利要求1所述的仿真铁电内存极化松弛现象的电路结构，其特征在于该电容为一线性电容。
4.如权利要求1所述的仿真铁电内存极化松弛现象的电路结构，其特征在于该松弛电压源的输出电压为对数时间相关(logarithmictime dependence)。
5.如权利要求1所述的仿真铁电内存极化松弛现象的电路结构，其特征在于其中该松弛电压源还包括一第一电阻，具有一耦接到一输入电压的第一端以及一第二端；一第一运算放大器，具有一耦接到第一电阻的第二端的输入端，与一输出端；一电容，耦接在第一运算放大器的输入端与输出端之间；一第二运算放大器，具有一输入端与一输出端；一第二电阻，耦接在第一运算放大器的输出端与第二运算放大器的输入端之间；一二极管，耦接于该第二运算放大器的输入端与输出端之间。
6.一种仿真铁电内存极化松弛现象的电路结构，其特征在于包括一MOS晶体管，其栅极耦接到一字线，其源极耦接到一位线；一铁电电容，一端耦接到MOS晶体管的漏极，而另一端耦接到一电极线；一松弛电压源，其一端耦接至该MOS晶体管的漏极，而松弛电压源的另一端接地。
7.如权利要求6所述的仿真铁电内存极化松弛现象的电路结构，其特征在于其中该松弛电压源的输出电压为对数时间相关(logarithmic time dependence)。
8.如权利要求6所述的仿真铁电内存极化松弛现象的电路结构，其特征在于其中该松弛电压源还包括一第一电阻，具有一耦接到一输入电压的第一端以及一第二端；一第一运算放大器，具有一耦接到该第一电阻的第二端的输入端与一输出端；一电容，耦接在第一运算放大器的输入端与输出端之间；一第二运算放大器，具有一输入端与一输出端；一第二电阻，耦接在第一运算放大器的输出端与第二运算放大器的输入端之间；一二极管，耦接在第二运算放大器的输入端与输出端之间。
9.一种仿真铁电内存极化松弛现象的电路结构，其特征在于包括一MOS晶体管；一铁电电容，一端耦接到该MOS晶体管的漏极，而另一端接收一控制电压，以使铁电电容工作；一电容，一端连接到该MOS晶体管的漏极；一松弛电压源，耦接至该电容。
10.如权利要求9所述的仿真铁电内存极化松弛现象的电路结构，其特征在于其中该电容为一线性电容。
11.如权利要求9所述的仿真铁电内存极化松弛现象的电路结构，其特征在于松弛电压源的输出电压为对数时间相关(logarithmic timedependence)。
12.如权利要求9所述的仿真铁电内存极化松弛现象的电路结构，其特征在于其中该松弛电压源还包括一第一电阻，具有一耦接到一输入电压的第一端以及一第二端；一第一运算放大器，具有一耦接到第一电阻的第二端输入端，与一输出端；一电容，耦接于第一运算放大器的输入端与输出端之间；一第二运算放大器，具有一输入端与一输出端；一第二电阻，耦接于第一运算放大器的输出端与第二运算放大器的输入端之间；一二极管，耦接于第二运算放大器的输入端与输出端之间。
全文摘要
一种仿真铁电内存极化松弛现象的电路结构，由下述的器件所构成。一MOS晶体管的栅极耦接到字线，而源极耦接到位线；一铁电电容的一端耦接到MOS晶体管的漏极，而另一端耦接到电极线；一电容的一端连接到MOS晶体管的漏极；一松弛电压源的一端耦接至电容的另一端，而松弛电压源的另一端接地。上述电容的电容值选择远小于位线的电容值，松弛电压源的输出电压为对数时间相关。
文档编号G11C11/22GK1409322SQ0114227
公开日2003年4月9日 申请日期2001年9月25日 优先权日2001年9月25日
发明者蔡庆威, 汪大晖, 李学仪 申请人:旺宏电子股份有限公司