专利名称：精密容限电路的制作方法
技术领域：
本发明涉及脉冲宽度调制(PWM)功率校正器和/或直流-直流(DC-DC)换流器，特别是涉及用来在制造检测过程中认证各种系统卡的性能和可靠程度的精密容限电路。
背景技术：
用在功率校正器里的电压容限电路可以相对于一个标称值来调高或调低输出电压。许多情况下，为了对计算机主板、系统外围设备卡等的质量控制，在其制造检测过程中认证一个系统的性能和可靠性需要用到电压容限。在别的一些情况，容限可被用来对产品的性能和其寿命的平衡关系作调节。例如，可将一个系统(比如计算机图像卡)的电压和/或钟频率提高以提高其性能，而以缩短该产品的寿命为代价。代替办法为，将其钟频率和/或电压降低，以便在降低了的性能水平上增大寿命期望值。
许多常规技术，包括物理组件的改变、外部开关等，已用来实施容限。但这些技术效力常常不够好，而且通常是不准确的。容限电路常要费去板上的宝贵空间和/或费去制造检测中的宝贵时间。不同的制造商采用不同的容限规格，用现有这些技术也难于达到。一个容限技术采用内部电流源来建立容限电压。这些类的电流源在其过程和温度变化上差别明显(譬如10％)大为降低容限的精密度。对集成电路(集成电路)还不得不专门增加了一个管脚以减少设置点的误差。但是集成电路设计者们并不喜欢增加专用管脚，常常尽可能避免这种办法。
最好是增加容限设置点的精密度，避免对该部件附加管脚的代价。
发明内容
按照本发明的一个实施方案的一种精密容限电路包含第一容限电阻、第一偏置电阻、第一和第二放大器电路、和一个反馈电路。第一容限电阻耦合在第一和第二容限节点之间。第一偏置电阻耦合在第二容限节点与一个补充参考节点(譬如，地GND)之间。第一放大器电路将电流驱动到第一容限节点，以在第二容限节点建立一个参考电压。第二放大器电路将第一和第二容限节点间建立的第一容限电压反映(mirror)在第二容限电阻上以建立第一容限电流。该反馈电路根据该参考电压和第一容限电流来调节设置点电压。
第一放大器电路可包含具有接收该参考电压的第一输入端、耦合到第二容限节点的第二输入端、和输出端的放大器，及具有耦合到该放大器的输出端的电流控制输入端、和耦合到第二容限节点的电流路径的电流装置。
该精密容限电路可包含一个具有传感第一容限电流的电流路径输入、及驱动正比电流通过第三容限电阻以建立第二容限电压的电流路径输出的电流镜。此电路还可包含一个将所述参考电压加到第二容限电压上以调节所述设置点电压的加法电路。
该精密容限电路可包含一个耦合在第一容限节点和上述补充参考节点之间的第二偏置电阻。在此情况，提供能响应于具有上态和下态的容限控制节点的选择逻辑，在实施上态容限和下态容限之间进行切换。该选择逻辑在上态时将第一放大器电路的输出和反馈输入分别耦合到第一和第二容限节点，而在下态时将第一放大器电路的输出和反馈输入分别耦合到第二和第一容限节点。当容限控制节点处于上态时使第二放大器电路能工作。提供了第三放大器电路，当容限控制节点处于下态时使之能工作，它将在第一和第二容限节点之间建立的第二容限电压反映在第三容限电阻上以建立第二容限电流。在此情况，所述反馈电路根据所述参考电压及第一和第二容限电流来调节设置点电压。
该精密容限电路可包含第一和第二电流镜，它们中的每一个具有传感第一和第二容限电流中相应的一个的电流路径输入，及驱动正比电流通过第四和第五容限电阻中相应的一个以分别建立第二和第三容限电压中相应的一个的电流路径输出。在此情况，反馈电路包含第四和第五容限电阻，并且根据第二和第三容限电压来调节设置点电压。
按照本发明的一个实施方案的一种集成电路(集成电路)包含一个容限控制放大器电路、第一和第二偏置管脚、一个容限控制管脚、选择逻辑、和一个镜放大器电路。该容限控制放大器电路根据参考电压驱动输出电流以控制输入电压。提供了第一和第二偏置管脚来耦合外部容限电压分压器。该容限控制管脚至少具有包括上态和下态的两个状态。根据该容限控制管脚的状态，该选择逻辑有选择地在第一和第二偏置管脚之间切换该容限控制放大器电路的输出，并且有选择地在第二和第一偏置管脚之间切换该容限控制放大器电路的输入。该镜放大器电路在第一容限电阻上反映第一和第二偏置管脚之间的电压。
此集成电路的选择逻辑可包含第一和第二开关。第一开关具有耦合到容限控制放大器电路的输入端的公共极点、分别耦合到第一和第二偏置管脚的第一和第二切换终端、及耦合到容限控制管脚的控制输入端。第二开关具有耦合到容限控制放大器电路的输出端的公共极点、分别耦合到第一和第二偏置管脚的第一和第二切换终端、及耦合到容限控制管脚的控制输入端。
此集成电路可包含一个上容限电阻和一个下容限电阻，以及一个上放大器电路和一个下放大器电路。当容限控制管脚处在上态时使得上放大器电路工作，将第一和第二偏置管脚之间的电压反映在所述上容限电阻上。当容限控制管脚处在下态时使得下放大器电路工作，将第一和第二偏置管脚之间的电压反映在所述下容限电阻上。
此集成电路还可包含上和下电流镜及上和下容限电阻。该上电流镜具有与第一容限电阻串联耦合的电流路径输入端、及电流路径输出端。该下电流镜具有与第一下容限电阻串联耦合的电流路径输入端、及电流路径输出端。第二上容限电阻耦合到上电流镜的电流路径输出端以建立上容限电压。第二下容限电阻耦合到下电流镜的电流路径输出端以建立下容限电压。
此集成电路可包含一个反馈电路来根据所述参考电压及上和下容限电压而调节设置点电压。此反馈电路可包含一个加法电路、一个运算跨导放大器(OTA)、和一个误差放大器。该加法电路加合该参考电压与上和下容限电压。该OTA有耦合到此加法电路的输入端，有提供设置点电压的输出端。该误差放大器根据输出电压的取样及设置点电压来控制补偿信号。此集成电路可包含一个耦合到OTA输出端的软起动管脚以便耦合一个外部软起动电容。
按照本发明的一个实施方案的用于校正器的精密容限控制的一种方法包含在第一和第二节点间耦合一个容限电阻，在第二节点与电源终端间耦合第一偏置电阻，施加电流到第一节点以便维持第二节点处的电压在一参考电压水平，将容限电阻上建立的电压反映在第二容限电阻上，并且根据该参考电压和通过第二容限电阻建立的容限电流来调节校正器的设置点电压。
所述调节设置点电压可包含将通过第二容限电阻的电流反映进偏置电阻来建立相对该参考电压的偏置电压，并把此偏置电压加到所述参考电压上。
该方法还可包含在第一节点与电源终端间耦合第二偏置电阻，在第一和第二节点间作选择以便在上和下容限间作选择，以及施加电流到第一和第二节点之一以便维持另一节点处的电压在一参考电压水平。该方法可包含当选择上容限时将容限电阻上建立的电压反映在上容限电阻上，当选择下容限时则反射在下容限电阻上。该方法可包含将通过上容限电阻的电流反映进入第一偏置电阻以建立相对于该参考电压的正偏置电压，及将通过下容限电阻的电流反映进入第二偏置电阻以建立相对于该参考电压的负偏置电压。该方法可包含将正的和负的偏置电压中选出的一个加到该参考电压上。
通过后面的描述和图示能够更好地理解本发明的利益、特征和优点，其中图1为包含按照本发明的一个示范性实施例所实施的一种精密容限电路的一部分的直流-直流(DC-DC)功率校正器的一部分的简化电路概图；图2为采用按照本发明的一个示范性实施例的容限控制的图1中的校正器的反馈电路的一部分的简化电路概图。
图3为按照本发明更具体的一个实施例的使用容限探测的图1中的调节装置反馈电路的一部分的简化电路概图。
具体实施例方式以下的描述使得本领域普通技术人员能够在特定的应用和需求方面制造和使用本发明。然而本领域的熟练技术人员会明白对于优选的实施方案的各种变形，而且此处定义的一般原理也可适用于别的实施方案。所以，本发明不该被局限于这里所显示和描述的特殊的实施方案，而应该是符合于与这里披露的原理和新特征相一致的最广的范围。
图1为包含按照本发明的一个示范性实施例所实施的一种精密容限电路101的直流-直流(DC-DC)功率校正器装置100的一部分的简化电路概图。校正器装置100如图示设置成一个单独的集成电路(集成电路)，它包含一个容限控制(MARCTRL)管脚103、一个正偏置管脚(OFS+)105、和一个负偏置管脚(OFS-)107。该OFS+管脚105和OFS-管脚107分别构成第一和第二容限节点，能够与外部的容限电路101耦合，后者为一个电压分压器电路109，包含电阻ROFS+、ROFS-、和RMARG。电阻ROFS+耦合在补充参考节点(譬如，地GND)和OFS+管脚105之间，电阻ROFS-耦合在GND和OFS-管脚107之间，电阻RMARG耦合在105和107二管脚间。后面会描述到，该MARCTRL管脚103用于使容限操作得以工作、不能工作、和控制容限操作。该MARCTRL管脚103若称为处在高态(譬如，+5伏(V))时加上一个正的容限电压VMARG UP到一参考电压水平，若称为处在低态(譬如，0V)时加上一个负的容限电压-VMARG DOWN。VMARG UP取决于电阻RMARG和ROFS+的组合，而VMARG DOWN取决于电阻RMARG和ROFS-的组合。
在校正器装置100内，容限电路101包含一个具有倒相输入端来接收参考电压VREF的放大器111。在一个实施例中，如本领域的技术人员所知道的，VREF即为精密的内部带隙电压0.6V。放大器111的输出耦合到N道装置Q1，例如一个金属氧化物半导体场效应三极管(MOSFET)，的门极，后者的源极耦合到电源电压VCC。放大器111的非倒相输入端耦合到第一单刀双掷(SPDT)开关SW1的公共极点，SW1的可选择的端子分别标记为A和B。Q1的漏极耦合到第二SPDT开关SW2的公共极点，SW2的可选择的端子也分别标记为A和B。该MARCTRL管脚103耦合到两个开关SW1和SW2的控制端113，使得当MARCTRL称为处于高态时二开关SW1和SW2都选择端子A，而当MARCTRL称为处于低态时二开关都选B端子。开关SW1的A端子与开关SW2的B端子一起耦合到OFS+管脚105。开关SW1的B端子与开关SW2的A端子一起耦合到OFS-管脚107。
该MARCTRL管脚103也耦合到四个放大器A1、A2、A3、和A4的选择、或使能、或活化输入端。在图示的实施例，放大器A1和A2用作上容限控制且当MARCTRL管脚103称为处于高态时处在“使能”，它也选择开关SW1和SW2的A端子。放大器A3和A4用作下容限控制且当MARCTRL管脚103称为处于低态时处在“使能”，它也选择开关SW1和SW2的B端子。此处所用的术语“使能”包括了各种实施例中所有的使能、选择、活化等。OFS+管脚105耦合到放大器A3的倒相输入端和放大器A2的非倒相输入端。OFS-管脚107耦合到放大器A1的倒相输入端和放大器A4的非倒相输入端。放大器A1的输出端耦合到另一个N道MOSFET Q2的门极，Q2的源极耦合到VCC而其漏极耦合到放大器A1的非倒相输入端和电流镜115的第一电流输入端以作上容限(MU)控制。电流镜115具有第二电流镜输入端耦合到上容限电阻RMU的一端，RMU的另一端耦合到放大器A2的输出端和倒相输入端。放大器A3的输出耦合到另一个N道MOSFET Q3的门极，Q3的源极耦合到VCC而其漏极耦合到放大器A3的非倒相输入端和下容限(MD)电流镜117的第一电流输入端。电流镜117具有第二电流镜输入端耦合到下容限电阻RMD的一端，RMD的另一端耦合到放大器A4的输出端和倒相输入端。
工作时，该MARCTRL管脚103被拉高到VCC或别的电源电压以进行上容限控制，从而开关SW1和SW2的A端子都被选择，而放大器A1和A2都使能工作。放大器111驱动OFS-管脚107把OFS+处的电压校正到VREF以建立通过ROFS+到GND的精密电流。同样精密的电流从OFS-管脚107流经电阻RMARG和ROFS+，从而在容限电阻RMARG上建立精密电压。在RMARG上的电压被放大器A1和A2反映到另一个内部容限电阻RMU上以建立通过RMU的上容限电流。此上容限电流被电流镜115的内部电流路径传感并反映到它的输出电流路径。在相似的工作方式，该MARCTRL管脚103被拉低到GND或0V或别的类似电压以进行下容限控制，从而开关SW1和SW2的B端子都被选择，而放大器A3和A4都使能工作。放大器111驱动OFS+管脚105把OFS-处的电压校正到VREF以建立通过ROFS-的精密电流。同样精密的电流从OFS+管脚105流经电阻RMARG和ROFS-到GND，从而在容限电阻RMARG上建立精密电压。在RMARG上的电压被放大器A3和A4反映到另一个下容限电阻RMD上以建立通过电阻RMD的下容限电流。此下容限电流被电流镜117的内部电流路径传感并反映到它的输出电流路径。如果MARCTRL管脚105为三态的或开路的，则放大器A1-A4都使不能(工作)、非活化或，换言之，非选中，从而无法容限。
图中用虚点线表示备选的容限电容CMARG耦合在OFS+管脚105和OFS-管脚107之间。CMARG电容用来限制在OFS+管脚105和OFS-管脚107之间电压的变化率或称摆动率。因为容限控制电压是用来调节校正器装置100的反馈路径中的参考电压，它直接影响校正器装置100所控制的输出电压的电压水平。故而希望容限电压变化率足够小以防止输出电压的快变化。既然希望或者说必需限制这种摆动率，于是就提供了CMARG电容来限制RMARG上建立的容限电压的变化率即控制摆动率。然而应该构成在OFS+管脚105和OFS-管脚107进行(增进)静电放电(ESD)的电路，来对付MARCTRL管脚103通路或断路时已充了电的CMARG电容可能产生的大电流。例如，在OFS+管脚105和OFS-管脚107中的一个被拉到GND，使得CMARG电容把其中另一个管脚拉到低于地从而引起相当大的电流。管脚105和管脚107的ESD电容的构成就是为了对付此情况下的额外的电流水平。
图2为采用按照本发明的一个示范性实施例的容限控制的校正器装置100的反馈电路200的一部分的简化电路概图。对与图1相同的组件采用同样的参考标号。电流镜115具有一对电流输出端耦合在电阻RMU/D上以生成上容限电压VMARG UP。电流镜117具有一对电流输出端耦合在电阻RMD/D上以生成下容限电压VMARG DOWN。图示来自电流镜117的电流是从反方向流经电阻RMD/D以有效产生下容限电压为-VMARG DOWN。VMARG UP提供到一个SPDT开关SW3的一个可选端子A，-VMARG DOWN则提供到SW3的另一可选端子B，SW3的公共极点耦合到选出的容限电压VMARG。开关SW3是由MARCTRL管脚105(或MARCTRL信号或相当的信号)控制，使得当MARCTRL高时选VMARG UP作为VMARG，而当MARCTRL低时选-VMARGDOWN作为VMARG。该VMARG信号被送到一个具有双输入端的合成器或加法器201的一个输入端，加法器的另一输入端接收VREF。该加法器201把VREF和VMARG加起来以生成具有容限信号VRM的参考电压。此VRM信号送到一个运算跨导放大器(OTA)电路203的输入端，其输出端生成设置点电压VSP用来控制校正器装置100的输出电压水平。此OTA电路203的输出耦合到一个软起动电容CSS的一端和误差放大器(EA)205的非倒相输入端。在图示的实施例，电容CSS设置在集成块之外，通过管脚207耦合起来。EA205在其倒相输入端接收反馈电压信号VFB然后输出补偿信号COMP。
电阻RMU的阻值是电阻RMU/D的D倍，其中倍数因子“D”可为特定实施任选。类似地，电阻RMD的阻值是电阻RMD/D的D倍。例如在一个实施例，D为5，使得VMARG UP电压为在电阻RMU上建立的电压的1/5，而电压VMARG DOWN是在电阻RMD上建立的电压的1/5。因为当MARCTRL管脚103在高位时，在电阻RMU上建立的电压等于在电阻RMARG上建立的电压，电压VMARG UP＝(VREF/D)*(RMARG/ROSF+)，此处叫“*”表示乘法，“/”表示除法。而当MARCTRL管脚103在低位时，也有电压VMARG DOWN＝(VREF/D)*(RMARG/ROSF-)。当MARCTRL为高，电压VRM＝VREF+VMARGUP，而当MARCTRL为低，电压VRM＝VREF-VMARG DOWN。当MARCTRL为三态的或为开路、使不能容限控制时，电压VRM＝VREF。OTA电路203驱使其输出信号VSP在电容CSS上达到其输入端电压水平VRM。电容CSS实施摆动率控制，这就不再需要前述的电容CMARG。然而对于没有提供CSS或别的摆动率限制电路的实施例，提供了电容CMARG来作摆动率控制。
EA205根据VFB和OTA电路203控制的VSP信号来驱动COMP信号。VFB的电压水平正比于基于VSP的正常值的电压，它在图示实施例等于VREF。例如，如果VREF为0.6V，则校正器装置100生成的输出电压VOUT(图中未示)被下分到0.6V水平以作校正。于是当VSP加上VMARG UP而增大或加上-VMARG DOWN而减小时，输出电压也因此按照容限控制操作而得到修正。在一个特殊实施例，RMARG为10kΩ，而容限范围为±200mV，使得电阻ROFS+和ROFS-都至少为6kΩ。OFS+管脚105和OFS-管脚107彼此完全独立，可设置不同的容限水平。
图3为采用按照本发明的一个更具体的实施例的容限控制的校正器装置100的反馈电路300的一部分的简化电路概图。对与图1和图2相同的组件采用同样的参考标号。该VREF信号送到一个PNP双极性三极管301的基极，其集电极耦合到地，其发射极串联电流源303耦合到VCC来对三极管301提供电流。电流源303和三极管301集体工作为一个电压跟随器，在三极管301的发射极建立近似为VREF的电压水平。三极管301的发射极耦合到电阻RMU/D的一端，其另一端耦合到一个OTA 305的非倒相输入端。另一个PNP双极性三极管307和电流源309以类似方式耦合在VCC和地之间，并集体工作为另一个电压跟随器，三极管307的发射极耦合到电阻RMD/D的一端。电阻RMD/D的另一端耦合到OTA 305的倒相输入端。OTA 305的输出称为为VSP信号，被耦合到三极管307的基极和管脚207，并在那里与外部电容CSS耦合。一个实施例中，电阻RMU/D和RMD/D实际上相等，彼此与主容限电阻RMU和RMD具有前面所述的关系。
电流镜115的电流输出端耦合在电阻RMU/D上将上容限电流注入电阻RMU/D的一端然后耦合到OTA 305的非倒相输入端。这样就在电阻RMU/D上建立起正偏置电压，加上VREF送到OTA 305以增高VSP的电压水平。电流镜117的电流输出端耦合在电阻RMD/D上然后耦合到OTA 117的倒相输入端。此情况假定在电阻RMU/D上无额外的容限电压，在电阻RMD/D上建立的额外的电压有效地降低了三极管307的发射极电压以维持OTA 305倒相输入端的电压水平VREF。由于建立在电阻RMD/D上的下容限电压，VSP电压有效降低。二情况任一，将选出的容限电流加到VREF上后送到校正器装置100的反馈电路300来调节VSP，它再依正比的量去调节校正器装置100的输出电压。
采用标准集成电路处理技术，对外部电压分压器电路109采用0.1％精密电阻，总误差为0.5％或以下，总系统误差在1％或以下。本设计允许甚至更好的准确度，诸如小于0.1％的误差，这对系统设置点误差增加不到0.02％。精密容限电路101在外部电压分压器电路109中采用第三个电阻，这使得现有技术的设计中用的内部电流源没有必要了，内部电流源在其处理和温度变化上都表现了很大的差异性(譬如，10％)，造成精密度的很大损失。在现有技术的设计中，曾额外增加一个专用管脚来减少设置点误差。对于精密容限电路101，就不必采用额外的管脚来实现所要的精密度水平。这样，本发明比用各种现有技术的容限设计提供了许多优点，包括提高了容限设置点精度，而免去了对系统装置(譬如，集成电路)额外增多管脚的代价。
虽然参照几个优选的方案对本发明作了详细描述，但是本发明还可能并且认为会有别的方案和变形。例如根据特定实施随意确定的特定电压或电流水平和元件的值和装置类型。本技术领域的技术人员应该明白，他们可以容易地用这里披露的概念和特殊实施例为基础，去设计或修改别的结构，以实现本发明相同的目的，而并没有脱离如后面的权利要求书所定义的本发明的精神和范围。
权利要求
1.一种精密容限电路，包含第一容限电阻，耦合在第一和第二容限节点之间；第一偏置电阻，耦合在所述第二容限节点与一个补充参考节点之间；第一放大器电路，将电流驱动到所述第一容限节点，以在所述第二容限节点建立一个参考电压；第二放大器电路，将所述第一和第二容限节点间建立的第一容限电压反映(mirror)在第二容限电阻上以建立第一容限电流；反馈电路，根据所述参考电压和所述第一容限电流来调节设置点电压。
2.如权利要求1的精密容限电路，其中所述第一放大器电路包含一个放大器，具有接收所述参考电压的第一输入端、耦合到所述第二容限节点的第二输入端及输出端；及一个电流装置，具有耦合到所述放大器的所述输出端的电流控制输入端、和耦合到所述第二容限节点的电流路径。
3.如权利要求1的精密容限电路，还包含一个电流镜，具有传感所述第一容限电流的电流路径输入、及驱动正比电流通过第三容限电阻以建立第二容限电压的电流路径输出；及一个加法电路，将所述参考电压加到所述第二容限电压上以调节所述设置点电压。
4.如权利要求1的精密容限电路，还包含一个第二偏置电阻，耦合在所述第一容限节点和所述补充参考节点之间；选择逻辑，响应于具有上态和下态的容限控制节点在实施上态容限和下态容限之间进行切换，当该选择逻辑在上态时将所述第一放大器电路的输出和反馈输入分别耦合到所述第一和第二容限节点，而当它在下态时将所述第一放大器电路的所述输出和所述反馈输入分别耦合到所述第二和第一容限节点；当所述容限控制节点处于所述上态时，使所述第二放大器电路能工作；第三放大器电路，当所述容限控制节点处于所述下态时使之能工作，它把在所述第一和第二容限节点之间建立的第二容限电压反映在第三容限电阻上以建立第二容限电流；以及所述反馈电路根据所述参考电压及所述第一和第二容限电流来调节所述设置点电压。
5.如权利要求4的精密容限电路，其中所述第一、第二、和第三放大器电路，所述选择逻辑和所述反馈电路被设置到公共的集成电路(集成电路)上，所述第一和第二容限节点和所述容限控制节点和各管脚也设置在该集成电路上。
6.如权利要求4的精密容限电路，还包含一个容限电容，耦合在所述第一和第二容限节点之间。
7.如权利要求4的精密容限电路，还包含第一和第二电流镜，分别具有传感所述第一和第二容限电流的电流路径输入端，及驱动正比电流通过第四和第五容限电阻以分别建立第二和第三容限电压的电流路径输出端；及反馈电路，包含第四和第五容限电阻，并且根据所述第二和第三容限电压来调节所述设置点电压。
8.如权利要求4的精密容限电路，其中所述第二和第三放大器电路各包含第一缓冲放大器，根据在所述第一放大器电路的所述输出端建立的电压来驱动一个电流装置以驱使电流通过所述第二和第三容限电阻中相应一个的第一端；及第二缓冲放大器，根据在所述第一放大器电路的所述反馈输入端建立的电压来驱动所述相应容限电阻的第二端。
9.一种集成电路(集成电路)，包含一个容限控制放大器电路，根据参考电压驱动输出电流以控制输入电压；第一和第二偏置管脚，用来耦合外部容限电压分压器；一个容限控制管脚，至少具有包括上态和下态的两个状态；选择逻辑，根据所述容限控制管脚的状态，有选择地在所述第一和第二偏置管脚之间来切换所述容限控制放大器电路的所述输出，并有选择地在所述第二和第一偏置管脚之间来切换所述容限控制放大器电路的所述输入；及一个镜放大器电路，在第一容限电阻上反映所述第一和第二偏置管脚之间的电压。
10.如权利要求9的集成电路，其中所述选择逻辑包含第一开关，具有耦合到所述容限控制放大器电路的所述输入端的公共极点、分别耦合到所述第一和第二偏置管脚的第一和第二切换终端、及耦合到所述容限控制管脚的控制输入端；及第二开关，具有耦合到所述容限控制放大器电路的所述输出端的公共极点、分别耦合到所述第一和第二偏置管脚的第一和第二切换终端、及耦合到所述容限控制管脚的控制输入端。
11.如权利要求9的集成电路，还包含一个第一上容限电阻和一个第一下容限电阻；一个上放大器电路，当所述容限控制管脚处在所述上态时使得上放大器电路工作，将所述第一和第二偏置管脚之间的电压反映在所述第一上容限电阻上；和一个下放大器电路，当所述容限控制管脚处在所述下态时使得下放大器电路工作，将所述第一和第二偏置管脚之间的电压反映在所述第一下容限电阻上。
12.如权利要求11的集成电路，其中所述上和下放大器电路分别包含第一放大器，具有通过所述选择逻辑耦合到所述电流装置的所述控制的电流路径的倒相输入端、耦合到所述第一上和下容限电阻中的相应一个的第一端的非倒相输入端、及一个输出端；第二电流装置，具有耦合到所述第一放大器的所述输出端的电流控制输入端、及耦合在电源电压和所述第一放大器的所述非倒相输入端之间的受控制的电流路径；和第二放大器，具有一个倒相输入端、耦合到所述第一上和下容限电阻中所述相应一个的第二端的输出端、及通过所述选择逻辑耦合到所述容限控制放大器电路的所述输入端的非倒相输入端。
13.如权利要求12的集成电路，还包含一个上电流镜，具有与所述第一上容限电阻串联耦合的电流路径输入端、及电流路径输出端；一个下电流镜，具有与所述第一下容限电阻串联耦合的电流路径输入端、及电流路径输出端；第二上容限电阻，耦合到所述上电流镜的所述电流路径输出端以建立上容限电压；及第二下容限电阻，耦合到所述下电流镜的所述电流路径输出端以建立下容限电压。
14.如权利要求13的集成电路，还包含一个反馈电路，根据所述参考电压和所述上和下容限电压，来调节设置点电压。
15.如权利要求14的集成电路，其中所述反馈电路还包含一个加法电路，加合所述参考电压与所述上和下容限电压；一个运算跨导放大器(OTA)，具有耦合到所述加法电路的输入端、与提供所述设置点电压的输出端；及一个误差放大器，根据输出电压的取样及所述设置点电压，来控制补偿信号。
16.如权利要求15的集成电路，还包含一个软起动管脚，耦合到所述OTA的所述输出端，以便耦合一个外部软起动电容。
17.一种用于校正器的精密容限控制方法，包含在第一和第二节点间耦合一个容限电阻，且在第二节点与电源终端间耦合第一偏置电阻；施加电流到第一节点以便维持第二节点处的电压在一参考电压水平；将容限电阻上建立的电压反映在第二容限电阻上；及根据该参考电压和通过第二容限电阻建立的容限电流，来调节校正器的设置点电压。
18.如权利要求17的方法，其中所述调节设置点电压还包含将通过第二容限电阻的电流反映进偏置电阻来建立相对该参考电压的偏置电压；及把此偏置电压加到所述参考电压上。
19.如权利要求17的方法，还包含在第一节点与电源终端间耦合第二偏置电阻；在第一和第二节点之间作选择以便在上和下容限之间作选择；及所述施加电流包含施加电流到第一和第二节点中被选出的一个节点以便维持第一和第二节点中未被选出的一个节点处的电压在一个参考电压水平。
20.如权利要求19的方法，其中所述将电压作反映包含当选择上容限时，将容限电阻上建立的电压反映在上容限电阻上，当选择下容限时，则反映在下容限电阻上。
21.如权利要求20的方法，还包含将通过上容限电阻的电流反映进入第一偏置电阻以建立相对于该参考电压的正偏置电压；及将通过下容限电阻的电流反映进入第二偏置电阻以建立相对于该参考电压的负偏置电压。
22.如权利要求21的方法，其中所述调节设置点电压包含将正的和负的偏置电压中选出的一个加到该参考电压上。
全文摘要
一种集成电路(集成电路)包含一个容限控制放大器电路、第一和第二偏置管脚、一个容限控制管脚、选择逻辑、和一个镜放大器电路。根据一个参考电压，该容限控制放大器电路驱动一个输出电流以控制一个输入电压。第一和第二偏置管脚提供来耦合一个外部的容限电压分压器。该容限控制管脚至少具有包括一个上态和一个下态的两个状态。根据该容限控制管脚的状态，该选择逻辑有选择地在第一和第二偏置管脚之间切换该容限控制放大器电路的输出，并且有选择地在第二和第一偏置管脚之间切换该容限控制放大器电路的输入。该镜放大器电路在第一容限电阻上反映第一和第二偏置管脚之间的电压。
文档编号G11C11/34GK1641984SQ20041009745
公开日2005年7月20日 申请日期2004年11月25日 优先权日2003年11月25日
发明者G·J·梅哈斯, J·W·雷斯, B·D·戴 申请人:英特赛尔美国股份有限公司