专利名称：预处理旧控制状态的数字伺服系统的制作方法
技术领域：
本发明涉及一种数字伺服系统的方法和配置，具体涉及一种预处理旧控制状态的、光盘驱动器中的数字伺服系统。
背景技术：
传统的光盘驱动器包括至少一个聚焦伺服机构(servo)和寻轨(track)伺服机构，用来在轴向和径向控制激光光点以便将所述光点保持在轨道上。所述光点被用来从光盘的信息层读出数据或者将数据写入光盘的信息层。例如通过使用蓝光激光器获得的盘的更高转速和一个信息层上的更大容量需要更快的伺服控制系统和改进的相位裕度。相位裕度是当开环增益的大小为1时、开控制环增益的相位多接近-180度的度量。必须增加控制环的带宽以便保证在具有高转速和细轨道的盘驱动器伺服系统中的正确操作。为了增加带宽，有必要将所有处理延迟减小到最小值。标准伺服控制器使用数字信号处理器来计算伺服控制环的输出值。使用数字信号处理器核来进行滤波器计算，因为在这样的核中总存在专门的所谓ALU。ALU是算术逻辑单元的缩写，其能够在仅一个时钟周期内执行MAC操作。缩写MAC用于相乘和累加。在该数字信号处理器中，逐个控制环地进行计算，这减小了第二个计算的控制环的相位裕度。另一延迟因素是由数字信号处理器前面的抽选(decimation)滤波器引起的，所述抽选滤波器在接收到预定数目的样本之后，以低频利用所述预定数目的样本计算平均值并且输出结果。因此，不利地出现了由抽选滤波器和直到在第二控制环中可以使用已经是旧的或者延迟后的平均值的第二平均值为止的等待周期引起的信号处理延迟。
发明内容
本发明的一个方面是提供一种用于具有短处理延迟的数字伺服系统的方法和配置，其提高了控制环的稳定性并且/或者允许快速伺服信号处理，这提高了整体伺服控制性能。
这由独立权利要求中的特征来解决，并且从属权利要求中的特征公开了特定实施例的特征。
根据本发明的一个方面，通过在数字伺服系统的数字信号处理器核中预处理旧控制状态来实现伺服控制系统中的较小处理延迟。使用其中能够存储计算结果以便进一步使用以及使用旧控制状态的预处理的数字信号处理器核，来减小控制滤波器值或所谓的控制状态的计算所通常需要的持续时间。这通过存储先前计算的控制滤波器值、并且将所述值用于数字信号处理器的控制输出值的快速计算来实现。这意味着首先计算数字信号处理器的控制输出值并且随后计算控制滤波器状态。存储所述随后计算的控制滤波器状态，并将其用于在控制环中必须处理的下一个输入值。这意味着预处理数字信号处理器的旧控制状态，以便立即用于必须由数字信号处理器处理的输入值。以这样的方式减少了数字信号处理器提供控制输出值通常需要的持续时间。可以将为其使用了旧的或先前输入的值的所有计算结果存储在数字信号处理器的一个或多个存储位置中，以用于快速使用或者根据输入值进行的数字信号处理器的控制输出值的一步计算。因为数字信号处理器的整体控制特性的改变以比在控制环中处理的值的更新慢得多的速率发生，所以数字信号中的旧控制状态的处理对控制环没有负面影响。所述数字信号处理器一提供控制输出值，该控制输出值就将被数模转换并且经由放大器而被发送至控制部件，所述控制部件校正所检测到的、与所述控制部件应当被控制到的目标的偏差。
在启动或所谓的初始化阶段，使用预定的控制滤波器值，其在第一输入值之后立即被根据所述输入值计算的控制滤波器状态代替。
本发明的另一方面在于为所述数字信号处理器提供不断更新的平均滤波器值，以用于控制环中的快速信号处理。选择用于伺服信号处理单元的特定输入滤波器来解决所述问题。解决所述问题的输入滤波器是具有递归或非递归滤波器结构的滤波器、或者具有类似行为的滤波器。必须将输入值的总和除以滤波器长度，以便提供从模数转换器提供的样本的平均值。为了使这一除法易于操作，最好是作为2的倍数(multiple)的滤波器长度。然而，具有递归或非递归滤波器结构的滤波器对于每个输入值提供更新后的输出值。滤波器输出速率对应于模数转换器的采样频率。因此，选择可调移动平均滤波器来尽可能地减小延迟时间。
根据光盘驱动器伺服系统的示例性实施例，例如寻轨或聚焦误差信号的伺服控制环中的误差信号值被模数转换并被施加到伺服信号处理单元的输入滤波器，其中，所述输入滤波器是平均滤波器。平均滤波器的延迟直接取决于滤波器长度m。这意味着在模数转换器的每个时钟周期可以得到滤波后的值，并且延迟只取决于所述移动平均滤波器的可调长度。滤波器长度可调，并且可以根据需要而减小或增加，例如，所述需要取决于例如从记录介质检测到的漏失(dropout)或划痕的缺陷的发生。在所述滤波器值计算之后，利用以对应于模数转换器的采样频率的数据速率提供的所加载的平均输入值来计算第一数字信号处理器输出值。这意味着利用模数转换器的每个样本，可以将更新后的平均值用于数字信号处理器中的处理。伺服信号处理单元为伺服控制环中的伺服机构提供输出值，以便分别减小所检测的偏差和误差。
所述输入滤波器与数字信号处理器的组合提供了具有短处理延迟和滤波器延迟的数字伺服系统，其提高控制环的稳定性并且/或者允许快速伺服信号处理，这提高了整体伺服控制性能，其中所述输入滤波器以例如对应于模数转换器的采样频率的滤波器输出速率不断地向所述数字信号处理器提供更新后的平均滤波器值，所述数字信号处理器预处理旧控制状态，以便在一步计算中提供该数字信号处理器的控制输出值。为了更好地理解本发明，在下面的描述中参照附图来详述示例性实施例。应该理解本发明不限于该示例性实施例，并且在不背离本发明的范围的情况下，也可以适当组合和/或修改所详述的特征。
现在将参照附图描述本发明，其中图1是现有技术伺服控制系统的时序图的示意图，图2是根据本发明的具有数字伺服系统的盘驱动器的框图，图3是非递归滤波器结构的示意图，图4是递归滤波器结构的示意图，图5是根据本发明的伺服信号处理单元的流程图，图6是根据本发明的数字伺服系统的时序图的示意图，图7是PID伺服控制器的示意图，以及图8是PID伺服控制器的流程图，图9是具有在伺服信号处理单元之前的缺陷信号生成的盘驱动器的框图，以及图10是具有在伺服信号处理单元中的缺陷信号生成的盘驱动器的框图。
具体实施例方式
附图是纯图解性的而不是根据比例绘制的。一些尺寸已经被特别夸大以便更加清楚，并且尽可能地向对应的部件赋予相同的参考标号。
图1示出使用抽选滤波器Decif 1和Decif 2的现有技术伺服控制系统的时序图，其中第一抽选滤波器Decif 1的输出值DeciTE被用于数字伺服信号处理单元SPU的数字信号处理器DSP中的控制滤波器计算。所述第一抽选滤波器Decif 1的输出值是例如抽选寻轨误差值DeciTE以及第二个是例如抽选聚焦误差值DeciFE。所存储的DeciFE值一直等到用于所述数字信号处理中的第一控制环的第一控制滤波器计算完成才被用于处理。这样的伺服系统将相同的采样时钟用于第一和第二抽选滤波器Decif 1、Decif 2，以便从所述抽选滤波器得到误差信号值，将该误差值存储在存储器中，并且随后使用这些误差信号值来计算不同的控制环。如图1所示，标准的抽选滤波器根据预定的抽选时间帧tdeci发出输出值DeciTE和DeciFE。抽选滤波器的目的在于计算例如由模数转换器ADC提供的寻轨误差信号输入样本xte(n)或聚焦误差信号输入样本xfe(n)的预定数目n个输入样本的总和，以便计算平均值，并将抽选寻轨误差值DeciTE和抽选聚焦误差值DeciFE发送至数字信号处理器DSP或所谓的控制器。之后，处理接下来的预定数目n个输入样本，以此类推。抽选滤波器Decif 1或Decif 2是具有低于滤波器输入采样速率的输出采样速率的低通数字滤波器。抽选滤波器是对数字化的检测器信号进行下采样、以便输出为数字信号处理器DSP准备的信号的滤波器。抽选滤波器中的下采样的作用包括对每个检测器信号的若干样本进行平均。这一平均为实际上由数字信号处理器DSP读取的信号提供低通滤波功能、较高的精度和较高的分辨率。虽然伺服信息信号被包括在从光盘OD检测的高频信号中，但是伺服信息涉及低得多的频率。已经发现所述抽选滤波器Decif 1、Decif 2的抽选时间帧tdeci以及在所述时间帧tdeci的时间段和持续时间ttrack和tfocus内提供所述抽选过程的输出结果引起伺服系统的控制环中的延迟，如图1所示，其中所述持续时间ttrack和tfocus是计算控制滤波器值、并向数字信号处理器DSP提供控制滤波器输出值所必需的。数字信号处理器DSP的核处理至少两个控制环，并且接连地处理所述控制环。因此，第二控制环的控制值的计算周期FEcc跟随在作为提供用于第一控制环的控制值的计算周期TEcc而需要的持续时间ttrack之后。虽然与用于第一控制环的抽选滤波器输出值DeciTE同时提供用于第二控制环的抽选滤波器输出值DeciFE，但是在数字信号处理器中，在对应于所述持续时间ttrack的时间段之后进行用于第二控制环的处理。这意味着在数字信号处理器中将处理旧的抽选滤波器输出值DeciFE，并且将在更远的持续时间tfocus之后提供用于第二控制环的控制值。因此，出现由抽选滤波器Decif 1和Decif 2的使用所引起的延迟、以及此外由于作为在数字信号处理器DSP中提供用于第一控制环的控制值的计算周期TEcc而需要的持续时间ttrack所导致的延迟。
特别是在例如通过使用蓝光激光器而增加一个信息层上的容量的盘驱动器应用中，与DVD或CD相比，需要更快的伺服控制。而且，要求越来越高的转速以用于更短的记录时间以及提供用于以高质量再现的更高数据速率。这样的要求需要加快伺服信号处理。通常，将使用单个数字信号处理器DSP来执行用于多于一个控制环的滤波器计算。在光盘驱动器中，主要使用聚焦伺服机构和寻轨伺服机构来在轴向和径向控制激光光点，以便将所述光点保持在焦点上并且位于光盘OD的轨道的中央。使用此光点来从光盘OD的信息层读取数据或者将数据写在光盘OD的信息层上。标准控制器使用数字信号处理器DSP来计算伺服控制环。逐个控制环地进行计算。这减小了第二个计算的控制环的相位裕度，因为二者的输入信号的采样一般同时发生。另外的延迟由形成所谓的控制器的数字信号处理器DSP前面的抽选滤波器引起，所述抽选滤波器执行用于多于一个控制环的滤波器计算。数字信号处理器DSP前面的抽选滤波器以低频计算输出值，并且在某个时间帧之后周期性地提供所述值。这是不利之处，因为用于第二伺服控制环的值是旧值，并且具有大的延迟，如图1所示。
图2示出作为示例实施例的、根据本发明的具有数字伺服系统的盘驱动器的方框图。盘驱动器旋转具有一个或多个信息层的光盘OD。光盘OD的信息层具有激光束LB必须从中读取数据或者激光束LB将把数据写入其中的螺旋轨道。提供由聚焦致动器线圈Fo和寻轨致动器线圈Tr控制的致动器Act，以便跟踪螺旋轨道。所述致动器Act的可移动部分包括用于将激光束LB聚焦在轨道上并且用于轨道跟踪的透镜L。从光盘OD反射的光生成例如由光检测器Phd的部分A、B、C、D、E和F提供的光检测器信号PhdS，并且前置放大器PreA放大光检测器信号PhdS，以便提供指示激光束LB沿哪个方向离开轨道或者移离焦点的模拟误差信号。模拟聚焦误差FEA和模拟寻轨误差TEA信号通过模数转换器ADC，并且数字聚焦误差FES和数字寻轨误差TES信号被用作到根据本发明的伺服处理单元SPU的输入。伺服处理单元SPU包括输入滤波器MAF和预处理旧控制状态的数字信号处理器DSP。输入滤波器MAF取代现有技术的抽选滤波器。在如图2所示的实施例中，使用可调移动平均滤波器结构作为输入滤波器MAF，并且使用预处理旧控制状态的数字信号处理器DSP来降低输入信号的整体处理和采样延迟。二者增加聚焦和寻轨控制环的相位裕度，从而提高伺服系统的稳定性。旧控制状态的预处理是指基于为先前在数字信号处理器DSP中处理的值计算的滤波器状态，立即计算该数字信号处理器DSP的控制输出值。数字信号处理器DSP将作为数字寻轨致动器信号TACT或数字聚焦致动器信号FACT的控制输出值尽可能快地传送至致动器Act，并且随后计算用于下一样本计算的数字信号处理器DSP的滤波器状态的输出。数字信号处理器DSP的控制输出值被数模转换器DAC数模转换，并且经由功率放大器Amp而被发送至致动器Act的聚焦线圈Fo和寻轨线圈Tr，以便将激光光点保持在正确的位置上。在提供数字寻轨致动器信号TACT或数字聚焦致动器信号FACT之后，控制环准备好进行下一计算。这意味着在提供了数字寻轨致动器信号TACT或数字聚焦致动器信号FACT之后执行只为其使用旧值的所有计算。将所述计算的结果存储在一个或多个存储位置中，以便在数字信号处理器DSP的控制输出值的下一计算中快速使用。数字信号处理器DSP在提供数字寻轨致动器信号TACT或数字聚焦致动器信号FACT之后再次自由地准备一些数据，以便通过下一采样间隔更快地计算第二环。将中间结果存储在存储器中以便以后使用，并且数字信号处理器DSP准备计算用于由环采样频率触发的这两个控制环的接下来的输出值。在提供第一控制输出值并且使数字信号处理器DSP为下一计算作好准备之后，从移动平均滤波器MAF中取出下一个值。利用这一过程，确保不增加额外的延迟，因为有效延迟再一次取决于例如已经由未示出的微处理器根据控制环中的需要调整的输入滤波器MAF的滤波器长度m，所述需要取决于从光盘OD检测到的信号的质量。例如，所述质量是根据诸如从光盘OD检测到的漏失或划痕的缺陷的出现来评估的。这意味着移动平均输入滤波器MAF的滤波器长度m由缺陷检测DEFD来控制，如图2所示。当在输入滤波器MAF中使用更多的输入误差值FES或TES时，控制过程被更大地延迟。因此，始终存在这样的可能性，即判定是否有必要通过减小输入噪声来拥有更好的滤波器特性、或者优选快速处理来增加控制环的相位裕度。这意味着如果存在缺陷，则必须增大滤波器长度，而如果没有缺陷，则可以减小该长度，以获得该控制环的最大相位裕度。通常，以较长的滤波器长度m开始来结束(close)控制环、然后减小它是有益处的。缺陷检测DEFD的另外的实施例在图9和图10中示出。根据图9，使用在前置放大器PreA中以公知方式生成的模拟缺陷信号DEF来确定滤波器长度m。然而，也可以使用观测模数转换后的HF信号并且能够非常快地检测缺陷的所谓的数字读取路径处理，来根据伺服信号处理单元SPU前面的缺陷检测DEFD改变移动平均输入滤波器MAF的滤波器长度m。如图10所示，也可以使用在数字信号处理器DSP中生成的缺陷检测DEFD信号。图9和10所示的所有其它部件与图2中的那些相同。
可调移动平均输入滤波器MAF的优点是没有对伺服处理加入不必要的延迟。
可以使用根据图3的非递归滤波器结构或根据图4的递归滤波器结构或者具有类似定时行为的滤波器作为输入滤波器MAF，或者换言之，可以使用在模数转换器ADC的每个时钟周期发出从该模数转换器ADC的数目n个样本生成的新平均值的每个滤波器。以与控制环采样速率fs相比高得多的频率fADC工作的模数转换器ADC在被用作输入滤波器MAF的移动平均滤波器的前面。这使得有可能对作为聚焦误差FE和寻轨误差TE的输入误差信号进行滤波，而不增加大的延迟。在用作示例的两个滤波器配置中，必须将输入值的总和除以滤波器长度m。为了使这一除法容易操作，优选是1或者诸如m＝2、4、8、16、32、64、128、…的2的倍数(multiple)的滤波器长度m。在此情况中，可以利用ALU、通过根据右移n-1位的公式的右移操作来执行该除法。根据图3的非递归滤波器将输入值x(n)相加，并且在输入滤波器MAF的输出处除以1/(m+1)之后可以得到输出样本y(n)，伴随着取决于滤波器长度m和模数转换器采样频率fADC的延迟trec＝m/2*(1/fADC)。抽头1/z的数目表示取决于滤波器长度m的延迟。以这样的方式，对于由模数转换器ADC提供的每个输入值x(n)，可以得到形成输入值x(n)的平均值的输出样本值y(n)。
根据图4的递归滤波器的延迟也是tnrec＝m/2*(1/fADC)。必须通过根据公式x[n]-x[n-m-1]从新样本x(n)中减去被延迟的输入样本、随后根据公式1/(m+1)除以滤波器长度加1、并且最后加上抽头1/z的递归部分以便得到输出样本y(n)，来计算这种输入滤波器MAF的输出样本值y(n)。
输入滤波器MAF的滤波器输出速率以这样的方式对应模数转换器采样频率fADC，这确保可以考虑到从光盘OD检测到的信号的质量而尽可能地减少延迟时间。
在图5中示出计算控制环的过程。流程5图示了根据本发明的控制方法。必须根据伺服系统的应用和性能来调整数字信号处理器DSP中的控制环计算的采样频率fs。在未来的具有高转速和细轨道的盘驱动器伺服系统中，必须增加控制环的带宽以保证正确的操作。为了增加该带宽，有必要将所有处理延迟减小到最小值。这通过在图5的流程图和图6的时序图中图示的以下过程来实现。输入滤波器MAF的滤波器长度m可以根据缺陷检测DEFD和/或如图5所示的微控制器μC来调整，并且始终可以根据总体性能的需要而被改变。可以在启动期间并且也可以在伺服系统的操作期间进行滤波器长度m的调整。
图5图示了未示出的模数转换器ADC以根据模数转换器采样频率fADC的频率提供寻轨误差信号样本TES和聚焦误差信号样本FES。例如向第一可调移动平均滤波器Amovavf 1提供所述寻轨误差信号样本TES，并且例如向第二可调移动平均滤波器Amovavf 2提供所述聚焦误差信号样本FES。然后，第一可调整移动平均滤波器Amovavf 1对于每个输入样本TES提供平均寻轨误差信号TE值，并且第二可调移动平均滤波器Amovavf 2对于每个输入样本FES提供平均聚焦误差信号FE值。因此，确保每次都可以得到能够在数字信号处理器DSP中处理的、不断更新的寻轨误差信号TE平均值和不断更新的聚焦误差信号FE平均值。这种情况还由以下事实支持，即模数转换器采样频率fADC比控制环采样速率fs高得多。数字寻轨致动器信号TACT和数字聚焦致动器信号FACT的计算以所述控制环采样速率fs在数字信号处理器DSP中进行。从第一移动平均滤波器Amovavf 1的输出加载寻轨误差信号TE的平均值，并且使用预处理的旧控制状态来在数字信号处理器DSP中计算数字寻轨致动器信号TACT，从而在快速计算时，向致动器Act提供在此示例中为数字寻轨致动器信号TACT的第一输出值1。这意味着有利的是，在处理寻轨误差信号TE的平均值时没有发生延迟，并且将实际的非延迟的寻轨误差信号TE用于伺服控制环中。此配置的优点是在此实施例中为第一可调移动平均滤波器Amovavf1的输入滤波器MAF的延迟直接取决于滤波器长度m。这意味着可以得到在模数转换器ADC的每个时钟周期的新的经滤波的值，并且图6中示出的延迟tamovavd根据调整后的滤波器长度m而被固定。根据图5，所述第一移动平均滤波器Amovavf 1和所述第二移动平均滤波器Amovavf 2的滤波器长度m例如可由微控制器μC和/或根据如上所述的缺陷检测DEFD而单独或共同调整。利用所加载的平均输入值和所述预处理的旧控制状态来立即计算第一控制环。所处理的值一准备就绪，就将其经由数模转换器DAC和放大器Amp或所谓的驱动器发送至致动器Act。
在此之后，可以使第一控制环为致动器控制信号的下一计算做好准备。这意味着随后执行需要旧值的数字信号处理器DSP中的所有控制滤波器值的计算，并且将所述计算的结果存储在一个或多个存储位置中，以便在下一计算中快速使用。这可以如图5所示在数字信号处理器DSP提供第一输出值1之后立即进行、或者稍后在例如数字信号处理器DSP已经计算并提供用于另外的控制环的第二输出值2之后进行。该原理基于这样的方法，所述方法尽可能快地提供用于致动器Act的控制信号，并且随后计算以后将用于下一样本计算的、用于数字信号处理器DSP的滤波器状态或滤波器系数和控制滤波器值。这要求数字信号处理器DSP的核中的特定配置，并且将针对利用所述数字信号处理器DSP实现的PID控制器示例性地对此进行说明。除了内部中央处理器单元已经被优化以便用于涉及离散时间信号处理的应用之外，数字信号处理器DSP是与微处理器或微控制器类似的设备。除了标准微处理器指令之外，数字信号处理器DSP通常支持一组专门的指令，例如相乘和累加，以便迅速地执行普通的信号处理计算。经常使用以分离码和数据存储器为特征的Neuman或Harvard架构来加快数据吞吐量。将参照图7和图8示出作为本发明实施例的PID伺服系统。缩写PID代表比例积分微分(derivative)，并且PID控制环参数是比例增益Pb、积分增益Ib和微分增益Db。
比例增益Pb确定与位置误差成正比的恢复力的作用。积分增益Ib确定随时间增大的恢复力的作用，从而确保伺服环中的静态位置误差被强制为0，并且微分增益Db确定与变化率或位置误差的微分成比例的恢复力的作用。微分增益Db确定系统的阻尼效果。图7示出PID伺服机构的架构，并且图8示出根据本发明的PID方法的流程图。数字信号处理器DSP使用算术逻辑单元，并且能够在数字信号处理器DSP的核频率的一个时钟周期内访问在图8中被图示为x-RAM和y-RAM的x存储器和y存储器的数据。x存储器用来存储滤波器的状态，并且y存储器用来存储与应用相应的系数。两个存储器都能理由指针来寻址。在本发明的这一实施例中，使用第一指针R2和第二指针R5，并且寻址变址数(modifier)类型为模。数字信号处理器DSP包括具有累加器的相乘和累加单元，其中可以将计算结果存储在第一累加器a或第二累加器b中以便以后使用。然而，根据图7的PID伺服机构架构只需三个存储位置来存储旧状态Isa、Dsb、Dsa，以便允许快速处理虚状态(virtual state)或者增加名为Dold的附加存储器来存储所计算的数据，以便稍后使用。在此实施例中，只需要一个附加的可寻址存储位置，但是如果存在更复杂的滤波器结构，则可以根据需要增加很多可寻址存储位置来加快处理。
根据图8的PID伺服机构使用存储在y存储器中的7个系数Pb、Ib0、Ia1、Db0、Db1、Da1、frgain。选择存储器中的位置以便根据ALU的结构加快计算，并且所述位置取决于数字信号处理器DSP的核。
如图8所示，首先执行必须在数字信号处理器DSP中进行以便根据输入值xe(n)确定数字输出样本ye(n)的所有计算。根据所选择的具有两个控制环的实施例，数字输出样本ye(n)表示数字寻轨致动器信号TACT或数字聚焦致动器信号FACT，并且数字信号处理器DSP的输入值xe(n)是从输入滤波器MAF提供的数字寻轨误差信号TE或数字聚焦误差信号FE，所述输入滤波器MAF在优选实施例中包括第一可调移动平均滤波器Amovavf 1和第二可调移动平均滤波器Amovavf 2。然而，对于其它种类的滤波器，也可以使用所述旧控制状态的预处理，以缩短直到数字输出样本ye(n)或者数字寻轨致动器信号TACT和数字聚焦致动器信号FACT在控制环中可用为止的周期，以便缩短处理延迟，这提高了控制环的稳定性并且/或者允许快速伺服信号处理，从而提高了整体伺服控制性能。通过立即计算数字输出样本ye(n)并且通过预处理随后的下一输入值xe(n)所必需的旧控制状态，不增加不必要的处理延迟。中间结果被存储在存储器位置Dold上，并且可被用于与用于寻轨或聚焦的相应控制环有关的下一个进入的输入值xe(n)。将相同的方法用于两个控制环。尤其是如果必须使用更复杂的控制滤波器，则数字信号处理器DSP的推荐方法和结构将产生减小得更多的延迟。通过利用移动平均滤波器进行滤波、以及在数字信号处理器DSP中使用预处理旧控制状态来减小延迟导致相位裕度增大，从而导致更健壮的控制环，这是具有高转速并且用于再现或记录具有高数据容量的光盘OD的光盘驱动器的重要特征。微处理器μC可以根据诸如划痕、灰尘或干扰信号的缺陷的发生来调整滤波器长度m，然而，在控制环中始终确保偏差或误差值最快的可能的处理。本发明适用于必须用单个数字信号处理器计算多于一个环、并且其中相位裕度受限且不会通过缓慢的信号处理减小的所有控制器。
应当理解本发明不限于此示例性实施例，并且在不背离本发明的范围的情况下，也可以适当组合或修改所详细描述的特征。这里描述的输入滤波器MAF和数字信号处理器DSP仅作为示例给出，并且本领域的技术人员可以在保持处于本发明的范围内的同时实现本发明的其它实施例。
权利要求
1.一种具有控制状态预处理的数字伺服系统，包括-伺服信号处理单元(SPU)，-伺服部件，由所述伺服信号处理单元(SPU)控制，-模数转换器(ADC)，接收指示与所述伺服部件的目标的偏差的检测器信号(Phds)，并且向伺服信号处理单元(SPU)提供表示所述偏差的样本(TES、FES)，-所述伺服信号处理单元(SPU)的数字信号处理器(DSP)，-其特征在于-对于每个新接收的样本(TES、FES)，所述数字信号处理器(DSP)被适配用于-基于新接收的样本(TES、FES)和所存储的滤波器状态(Isa、Dsa、Dsb)计算数字信号处理器输出值(TACT、FACT)；-在计算和存储用于下一个接收的样本(TES、FES)的新滤波器状态(Isa、Dsa、Dsb)之前，提供所计算的数字信号处理器输出值(TACT、FACT)作为数字信号处理器的输出；-在接收下一个接收的样本(TES、FES)之前，计算和存储用于它的新滤波器状态(Isa、Dsa、Dsb)。
2.根据权利要求1所述的数字伺服系统，其中，预处理数字信号处理器(DSP)的旧控制状态(Isa、Dsa、Dsb)，以用于根据从模数转换器(ADC)提供的样本(TES、FES)的当前平均值(TE、FE)进行的数字信号处理器输出值(TACT、FACT)的计算。
3.根据权利要求1所述的数字伺服系统，其中，在提供信号处理器输出值(TACT或FACT)之后、或者在根据从模数转换器(ADC)提供的当前样本(TES、FES)提供用于多于一个控制环的信号处理器输出值(TACT和FACT)之后，计算用于数字信号处理器输出值(TACT、FACT)的计算的数字信号处理器(DSP)的控制状态(Isa、Dsa、Dsb)。
4.根据权利要求1所述的数字伺服系统，其中，经由伺服信号处理单元(SPU)的输入滤波器(MAF)从模数转换器(ADC)提供的样本(TES、FES)被施加到数字信号处理器(DSP)。
5.根据权利要求4所述的数字伺服系统，其中，伺服信号处理单元(SPU)的输入滤波器(MAF)是移动平均滤波器(Amovavf1、Amovavf2)。
6.根据权利要求4所述的数字伺服系统，其中，伺服信号处理单元(SPU)的输入滤波器(MAF)是以对应于模数转换器(ADC)的采样频率(fADC)的频率提供样本(TES、FES)的平均值(TE、FE)的移动平均滤波器(Amovavf1、Amovavf2)。
7.根据权利要求1所述的数字伺服系统，其中，所述伺服部件是控制光盘(OD)上的光点的致动器(Act)的寻轨线圈(Tr)和聚焦线圈(Fo)。
8.根据权利要求1所述的数字伺服系统，其中，所述伺服部件是控制光盘(OD)上的光点的致动器(Act)的寻轨线圈(Tr)和聚焦线圈(Fo)，并且从光检测器(Phd)提供指示与所述伺服部件的目标的偏差的检测器信号(Phds)。
9.根据权利要求4所述的数字伺服系统，其中，伺服信号处理单元(SPU)的输入滤波器(MAF)是具有可调滤波器长度(m)的移动平均滤波器(Amovavf1、Amovavf2)，所述滤波器长度(m)根据指示与所述伺服部件的目标的偏差的检测器信号(Phds)的质量而变化。
10.根据权利要求4所述的数字伺服系统，其中，伺服信号处理单元(SPU)的输入滤波器(MAF)是具有可调滤波器长度(m)的移动平均滤波器(Amovavf1、Amovavf2)，并且根据缺陷检测(DEFD)和/或微处理器(μC)来确定所述滤波器长度(m)。
全文摘要
本发明涉及一种数字伺服系统的方法和配置，所述数字伺服系统预处理旧控制状态以便缩短处理延迟，这提高了控制环的稳定性并且/或者允许快速伺服信号处理，从而提高了整体伺服控制性能。该伺服系统的数字信号处理器存储先前计算的控制滤波器状态(Isa、Dsa、Dsb)，以用于根据当前输入值(xe(n))进行的数字信号处理器输出值(ye(n))的计算，并且在基于所述当前输入值(xe(n))计算控制滤波器状态(Isa、Dsa、Dsb)之前，提供数字信号处理器输出值(ye(n))。本发明例如可应用于光盘驱动器中的快速数字伺服系统。
文档编号G11B20/10GK1892846SQ20061009452
公开日2007年1月10日 申请日期2006年6月9日 优先权日2005年6月30日
发明者斯蒂芬·金梅尔曼 申请人:汤姆森特许公司