专利名称：具有移动平均滤波器的数字伺服系统的制作方法
技术领域：
本发明涉及一种用于数字伺服系统的方法和装置，并且更具体地，涉及一种在具有移动平均滤波器的光盘驱动器中的数字伺服系统。
背景技术：
传统的光盘驱动器至少包括聚焦伺服和寻轨伺服，用于控制轴向和径向中的激光点，以保持该点在轨道上。该点被用于从光盘的信息层中读取出数据或向光盘的信息层写入数据。例如使用蓝光(blue laser)的盘的更高转速和在一个信息层上的更大的容量需要更快的伺服控制系统和改进的相位容限。当开环增益的幅值是1时的相位容限用来度量开环控制增益的相位接近-180度的程度。必须增加控制环的带宽以保证在具有高转速和窄轨道的盘驱动器伺服系统中的正常操作。为了增加带宽，需要将所有的处理延迟降低到最小。标准伺服控制器使用数字信号处理器计算伺服控制环的输出值。因为在数字信号处理核中总是存在特定的所谓的ALU，所以这样的核被用于进行滤波器计算。ALU是算术逻辑单元(arithmetic logic unit)的缩写，其能够在仅仅一个时钟周期中执行多个MAC操作。MAC是乘和累加(Multiply and Accumulate)的缩写。在数字信号处理器中在逐个控制环内进行计算，所述计算减少了第二个所计算的控制环的相位容限。由数字信号处理器前面的抽取(decimation)滤波器计算第二延迟因子，所述抽取滤波器利用预定数量的采样计算低频平均值，并且在接收到预定数量的采样之后输出该结果。因而，不利地是，产生了由抽取滤波器导致的信号处理延迟、以及等待已经是旧的或被延迟的第二平均值可以被用于第二控制环的时间段所导致的信号处理延迟。
发明内容
本发明的一个方面是提供一种用于具有较短处理延迟的数字伺服系统的方法和装置，其改进了控制环的稳定性和/或允许快速的伺服信号处理，这提高了整个伺服控制的性能。
通过独立权利要求中的特征来解决该问题，并且从属权利要求中的特征公开了具体实施例的特征。
本发明的一个方面是提供一种用于数字信号处理器在控制环中进行快速信号处理的连续更新的平均滤波器值。选择用于伺服信号处理单元的特定输入滤波器以解决所述问题。解决该问题的输入滤波器是具有递归或非递归滤波器结构的滤波器或具有类似特征的滤波器。需要将输入值的总和除以滤波器的长度，以提供从模数转换器提供的采样的平均值。为了使得这样的除法易于处理滤波器长度，将滤波器的长度首选为2的倍数。具有递归或非递归滤波器结构的滤波器给每个输入值提供经过更新的输出值。滤波器输出速率对应于模数转换器的采样频率，并且选择可调节的移动平均滤波器以减少随时可能出现的延迟时间。
根据用于光盘驱动器伺服系统的示意实施例，对在伺服控制环中的误差信号值(例如寻轨或聚焦误差信号)进行模数转换，并将其应用于伺服信号处理单元的输入滤波器，其中，所述输入滤波器是均值滤波器。均值滤波器的延迟直接依赖于滤波器长度m。这就是说，经滤波的值在模数转换器的每一时钟周期都是可获得的，并且延迟仅仅依赖于所述移动平均滤波器的可调节的长度。滤波器的长度是可调的，并且能够根据需要而被减少或增加，例如根据从记录介质中检测的发生如遗失或划伤的缺陷。在所述滤波器值计算之后，用加载的经平均的输入值计算第一数字信号处理器输出值，其被提供有与模数转换器的采样频率对应的数据速率。这就是说，利用模数转换器的每个采样，更新的平均值可用于数字信号处理器中的处理。伺服信号处理单元提供了用于伺服控制环中的伺服的输出值，以分别地减少所检测到的偏离和误差。
依据本发明的另一方面，通过利用预处理以前的控制状态，数字信号处理器可以获得伺服控制系统中更少的处理延迟。数字信号处理器核用于减少通常计算控制滤波器值或所谓的控制状态所需要的持续时间，在所述数字信号处理器核中，能够存储计算结果以做进一步的使用和对先前的控制状态进行预处理。这是通过存储预先计算的控制滤波器值并使用所述值以快速计算数字信号处理器的控制输出值来实现的。这就是说，首先计算数字信号处理器的控制输出值，稍后计算控制滤波器状态。将所述稍后计算的控制滤波器状态进行存储，并用于下一输入值，所述下一输入值必须在控制环中被处理。这就是说，对于必须被数字信号处理器处理的输入值，对数字信号处理器以前的控制状态进行预处理，以便立即使用。数字信号处理器提供控制输出值通常需要的持续时间就以这样的方式被减少。使用以前或先前输入值的所有计算结果可以被存储在数字信号处理器的一个或更多的存储位置中，以快速使用或根据输入值对数字信号处理器的控制输出值进行一步计算。因为数字信号处理器的整个控制特征的改变以比更新在控制环中被处理的值低很多的速率发生，所以数字信号中的以前控制状态的处理对控制环没有消极影响。
一旦所述数字信号处理器提供了控制输出值，则将其进行数模转换并且经由放大器发送给控制装置，该控制装置校正所检测到的从目标到所述应当被控制的控制装置的偏离。
在启动或所谓的初始化阶段期间，使用预定的控制滤波器值，其紧跟在第一输入值之后被根据所述输入值计算的控制滤波器值所代替。所述输入滤波器的组合提供了具有较短处理延迟和滤波器延迟的数字伺服系统，这提高了控制环的稳定性和/或允许快速的伺服信号处理，因而提高了整个伺服控制的性能，其中，所述输入滤波器以例如滤波器输出速率为所述数字信号处理器连续地提供更新的平均滤波器值，所述滤波器输出速率对应于具有数字信号处理器的模数转换器的采样频率，所述数字信号处理器预处理以前的控制状态以在一步计算中提供数字信号处理器的控制输出值。为了更好的理解本发明，在下面的描述中参考附图详细说明了示例实施例。应该理解，本发明不限于示例实施例，并且所说明的特征也能够在没有背离本发明的范围的情况下方便地被组合和/或修改。
现在将参考
本发明，其中图1是现有技术的伺服控制系统的时序图的示意图；图2是根据本发明的具有数字伺服系统的盘驱动器的框图；图3是非递归滤波器结构的示意图；图4是递归滤波器结构的示意图；图5是根据本发明的用于伺服信号处理单元的流程图；图6是根据本发明的数字伺服系统的时序图的示意图；图7是PID伺服控制器的示意图；以及
图8是PID伺服控制器的流程图；图9是在伺服信号处理单元前面的具有缺陷信号生成的盘驱动器的框图；以及图10是在伺服信号处理单元中的具有缺陷信号生成的盘驱动器的框图。
具体实施例方式
所述附图完全是概略性的，并且不是按照实际比例绘制的。为了更加清楚，某些尺寸被特别地放大，并且对相应的部分尽可能地给定相同的参考数字。
图1示出了使用抽取滤波器Decif1和Decif2的现有技术伺服控制系统的时序图，其中，第一抽取滤波器Decif1的输出值DeciTE用于数字伺服信号处理单元SPU的数字信号处理器DSP中的控制滤波器计算。所述第一抽取滤波器Decif1的输出值是例如抽取寻轨误差值DeciTE，并且所述第二抽取滤波器Decif2的输出值是例如抽取聚焦误差值DeciFE。所存储的值DeciFE一直等到所述数字信号处理器中的第一控制环的第一控制滤波器计算完成才被用于处理。这样的伺服系统对于第一和第二抽取滤波器Decif1、Decif2使用相同的采样时钟，以从所述抽取滤波器中获得误差信号值，并且这样的伺服系统将误差信号值存储在存储器中，并稍后使用这些误差信号值计算各种控制环。如图1所示，标准抽取滤波器根据预定的抽取时间帧tdeci递送输出值DeciTE和DeciFE。抽取滤波器的目的是计算预定数量n的输入采样的总和，如例如通过模数转换器ADC提供的寻轨误差信号输入采样xte(n)或聚焦误差信号输入采样xfe(n)，以计算平均值并将抽取寻轨误差值DeciTE和抽取聚焦误差值DeciFE发送到数字信号处理器DSP或所谓的控制器。然后，对下面的预定数量n的输入采样进行处理，等等。抽取滤波器Decif1或Decif2是具有比滤波器输入采样速率低的输出采样速率的低通数字滤波器。抽取滤波器是对数字化的检测器信号进行下采样以输出为数字信号处理器DSP准备的信号的滤波器。在抽取滤波器中的下采样的效果包括对每个检测器信号的几个采样进行平均。该平均对数字信号处理器DSP实际读取的信号提供低通滤波功能、更高的精确度和更高的分辨率。虽然伺服信息信号被包括在从光盘OD中检测的高频信号中，但是伺服信息涉及更多的低频。已经发现，抽取滤波器Decif1、Decif2的所述抽取时间帧tdeci以及在所述时间帧tdeci和持续时间ttrack、tfocus的距离内提供所述抽取处理的输出结果导致了在伺服系统的控制环中的延迟，所述距离对于计算控制滤波器值和向数字信号处理器DSP提供控制滤波器输出值来说是必要的，如图1所示。数字信号处理器DSP核至少处理两个控制环，并且一个接一个地处理控制环。因此，用于第二控制环的控制值的计算周期FEcc跟在持续时间ttrack后面，其是计算周期TEcc以为第一控制环提供控制值所必需的。虽然第二控制环的抽取滤波器输出值DeciFE与第一控制环的抽取滤波器输出值DeciTE同时提供，但是在与所述持续时间ttrack对应的时间段之后在数字信号处理器中仍发生第二控制环的处理。这意味着，在数字信号处理器中将处理以前的抽取滤波器输出值DeciFE，且在将在下一个持续时间tfocus之后提供第二控制环的控制值。所以，由于使用抽取滤波器Decif1和Decif2而导致延迟，此外，由于持续时间ttrack导致延迟，当在数字信号处理器DSP中计算周期TEcc以向第一控制环提供控制值时，需要所述延迟。
特别是在与DVD或CD相比，通过使用例如蓝激光而增加一个信息层的容量的盘驱动器应用中，需要更快的伺服控制。此外，更短的记录时间和为较高质量的重现提供更高的数据速率要求越来越高的旋转速度。这样的需求要求加速伺服信号处理。通常，单个数字信号处理器DSP应当被用于对多于一个的控制环执行滤波器计算。主要在光盘驱动器中使用聚焦伺服和寻轨伺服，以控制轴向和径向上激光点，保持光点聚焦并保持光点在光盘OD上的轨道的中间处。该点用于从光盘OD的信息层中读取数据，或向光盘OD的信息层上写入数据。标准的控制器使用数字信号处理器DSP来计算伺服控制环。逐个控制环地进行该计算。因为二者的输入信号采样通常在同一时间发生，所以这减少了第二个所计算的伺服控制环的相位容限。数字信号处理器DSP前面的抽取滤波器引起另一延迟，所述数字信号处理器DSP形成所谓的控制器，其对多于一个的控制环执行滤波器计算。数字信号处理器DSP前面的抽取滤波器计算低频上的输出值，并且在某时间帧后周期性地提供所述值。因为用于第二伺服控制环的值是以前的值，并且具有较大的延迟，所以这很不利，如图1所示。
图2示出了根据本发明的具有数字伺服系统的盘驱动器的示例实施例的框图。盘驱动器旋转具有一个或多个信息层的光盘OD。光盘OD的信息层具有螺旋形的轨道，激光束LB从其中读取数据或者激光束LB向其中写入数据。提供由聚焦执行器(actuator)线圈Fo和寻轨执行器线圈Tr控制的执行器Act，用于跟踪螺旋轨道。所述执行器Act的可移动部分包括透镜L，用于将激光束LB聚焦在轨道上，并用于轨道跟踪。从光盘OD反射的光产生例如由光电检测器Phd的A、B、C、D、E、F部分提供的光电检测信号PhdS，并且预放大器PreA放大光电检测信号PhdS，以提供其中指示激光束LB离开轨道或偏离聚焦的方向的模拟误差信号。根据本发明，模拟聚焦误差FEA和模拟寻轨误差TEA信号通过模数转换器ADC，且数字聚焦误差FES和数字寻轨误差TES信号用作到伺服处理单元SPU的输入。伺服处理单元SPU包括具有移动平均滤波器的输入滤波器MAF和数字信号处理器DSP。输入滤波器MAF代替了现有技术中的抽取滤波器。在如图2所示的实施例中，可调节的移动平均滤波器结构用作输入滤波器MAF，并且具有移动平均滤波器的数字信号处理器DSP用于减少输入信号的整个处理和采样延迟。增加了聚焦和寻轨控制环的相位容限，因此改进了伺服系统的稳定性。对以前的控制状态进行预处理意味着，基于对数字信号处理器DSP中先前处理的值计算的滤波器状态，立即计算数字信号处理器DSP的控制输出值。数字信号处理器DSP尽可能快地向执行器Act递送控制输出值作为数字寻轨执行器信号TACT或数字聚焦执行器信号FACT，然后并计算数字信号处理器DSP的滤波器状态的输出，所述滤波器状态用于下一个采样计算。数字信号处理器DSP的控制输出值通过数模转换器DAC的转换从数字变为模拟，并经由功率放大器Amp发送到执行器Act的聚焦线圈Fo和寻轨线圈Tr，以保持激光点在正确的位置上。在提供了数字寻轨执行器信号TACT或数字聚焦执行器信号FACT之后，控制环做好了进行下一计算的准备。这意味着，在已经提供了数字寻轨执行器信号TACT或数字聚焦执行器信号FACT之后，执行所有计算，其中仅仅使用以前的值进行计算。为了在数字信号处理器DSP的控制输出值的下一计算中快速使用，将所述计算的结果存储在一个或多个存储器位置中。在再次提供数字寻轨执行器信号TACT或数字聚焦执行器信号FACT之后，数字信号处理器DSP是空闲的以准备某些数据，用于下一个采样间隔快速计算第二个环。将中间结果存储在存储器中，以备后面使用，并且数字信号处理器DSP准备好对由环采样频率触发的两个控制环计算下一个输出值。在为下一计算提供第一控制输出值并准备好数字信号处理器DSP之后，由移动平均输入滤波器MAF给出下一值。该过程确保没有添加额外的延迟，因为有效的延迟再次依赖于移动平均输入滤波器MAF的滤波器长度m，所述移动平均输入滤波器MAF例如已经被未示出的微处理器根据控制环中的需要而调整，所述需要依赖于从光盘OD中检测的信号的质量。例如根据从光盘OD中检测到的发生诸如遗失或划伤的缺陷而评价所述质量。这意味着通过如图2所示的缺陷检测器DEFD来控制移动平均输入滤波器MAF的滤波器长度m。因为在输入滤波器MAF中使用更多的输入误差采样值FES或TES，所以更多的控制过程被延迟。因此，一直存在这样的可能性确定是否有必要通过减少输入噪声来拥有更高的滤波器特性，或者是否选择更快的处理以提高控制环的相位容限。这意味着，如果存在必须增加滤波器长度m的缺陷，并且如果不存在缺陷，则可以减少该长度以得到控制环的最大相位容限。通常，以较长的滤波器长度m开始闭合控制环比将其减少来说是有帮助的。在图9和图10中示出了缺陷检测器DEFD的其它实施例。根据图9，在预放大器PreA中产生的已知形式的模拟缺陷信号DEF用于确定滤波器长度m。然而，所谓的数字读取通道处理也可以被用作根据伺服信号处理单元SPU前面的缺陷检测器DEFD而对移动平均输入滤波器MAF的滤波器长度m进行适配，所述数字读取通道处理观察经模数转换的HF信号，并且可以非常快地检测到缺陷。如图10所示，也可能使用在数字信号处理器DSP中生成的缺陷检测器DEFD信号。图9和图10中所示的其它装置和图2中的是一样的。
可调节的移动平均输入滤波器MAF的优点在于，没有向伺服处理中添加不必要的延迟。
根据图3的非递归滤波器结构或根据图4的递归滤波器结构或者具有类似时序性质的滤波器可被用于输入滤波器MAF，或者换句话说，可以使用在模数转换器ADC的每个时钟周期传递从模数转换器ADC的n个采样中生成的新的平均值的每个滤波器。在用作输入滤波器MAF的移动平均滤波器的前面是模数转换器ADC，所述ADC工作在比控制环采样速率fs更高的频率fADC上。这使得可以将输入的误差信号滤波为聚焦误差FE和寻轨误差TE，而不会增加更多的延迟。在用作示例的两个滤波器结构中，输入值的总和需要除以滤波器长度m。为了这样的除法比较容易处理滤波器长度m，优选的，m为1，或为2的倍数，如m＝2、4、8、16、32、64、128......在这样的情况下，可以根据右移公式，利用ALU通过n-1位右移操作来执行该除法。根据图3的非递归滤波器对输入值x(n)进行相加，并且根据滤波器长度m和模数转换器采样频率fADC，在具有延迟trec＝m/2×(1/fADC)的输入滤波器MAF的输出处除以1/(m+1)之后得到输出采样y(n)。抽头(tap)1/z的数量表示根据滤波器长度m的延迟。以这样的方式，对于模数转换器ADC提供的每个输入值x(n)可以得到形成输入值x(n)的平均值的输出采样值y(n)。
根据图4的递归滤波器的延迟也是tnrec＝m/2×(1/fADC)。必须如下述计算这样的输入滤波器MAF的输出采样值y(n)根据公式x[n]-x[n-m-1]，从新的采样x(n)中减去延迟的输入采样，然后根据公式1/(m+1)，将其除以滤波器长度加1，最后，加上抽头1/z的递归部分，从而得到输出采样y(n)。
输入滤波器MAF的滤波器输出速率以这样的方式对应于模数转换器采样频率fADC，其确保无论在什么情况下都可以考虑从光盘OD中检测到的信号质量而减少延迟时间。
在图5中示出了计算控制环的过程。图5的流程图解释了根据本发明的控制方法。必须根据伺服系统的应用和性能来调节在数字信号处理器DSP中的控制环计算的采样频率fs。在未来具有高转速和窄轨道的盘驱动器伺服系统中，必须增加控制环的带宽以确保正常操作。为了增加带宽，有必要将所有处理的延迟都降低到最小。这可以通过在图5的流程图和图6的时序图中解释的处理而得到。可以依赖于缺陷检测器DEFD和/或通过图5中所示的微控制器μC来调节输入滤波器MAF的滤波器长度m，并且可以根据整体性能的需要而一直调整该长度m。可以在伺服系统的启动期间和操作期间进行滤波器长度m的调节。
图5解释了未示出的模数转换器ADC根据模数转换器采样频率fADC而提供寻轨误差信号采样TES和聚焦误差信号采样FES。向第一可调节移动平均滤波器Amovavf1提供例如所述寻轨误差信号采样TES，向第二可调节移动平均滤波器Amovavf2提供例如所述聚焦误差信号采样FES。然后，第一可调节移动平均滤波器Amovavf1向每个输入采样TES提供经平均的寻轨误差信号TE值，并且第二可调节移动平均滤波器Amovavf2向每个输入采样FES提供经平均的聚焦误差信号FE值。因此，确保了每次得到连续更新的寻轨误差信号TE均值和连续更新的聚焦误差信号FE均值，其可以在数字信号处理器DSP中被处理。下述事实支持了该情况，即模数转换器采样频率fADC比控制环采样速率fs要高得多。数字寻轨执行器信号TACT和数字聚焦执行器信号FACT的计算在数字信号处理器DSP中以所述控制环采样速率fs进行。从第一移动平均滤波器Amovavf1的输出加载寻轨误差信号TE的均值，并且经预处理的以前的控制状态被用于在数字信号处理器DSP中计算数字寻轨执行器信号TACT，因此在快速计算中，第一输出值1(在本示例中是数字寻轨执行器信号TACT)被提供给执行器Act。这意味着，有利的是，在处理寻轨误差信号TE的均值中没有发生延迟，并且实际的没有延迟的寻轨误差信号TE被用于伺服控制环。该结构的优势是，输入滤波器MAF(在本实施例中是第一可调节移动平均滤波器Amovavf1)的延迟直接依赖于滤波器长度m。这意味着，在模数转换器ADC的每个时钟周期都可得到新的经滤波的值，并且根据可调节的滤波器长度m而将图6中所示的延迟tamovavd固定。根据图5，通过上述的微控制器μC和/或依赖于缺陷检测器DEFD将所述第一移动平均滤波器Amovavf1和所述第二移动平均滤波器Amovavf2的滤波器长度m例如进行分离或普通调节。利用加载的平均输入值和所述预处理的以前的控制状态来立即计算第一控制环。只要一准备好经处理的值，就将其经由数模转换器DAC和放大器Amp或所谓的驱动器而发送到执行器Act。
此后，第一控制环可以准备进行下一个执行器控制信号的计算。这意味着，稍后在数字信号处理器DSP中执行需要以前的值的所有控制滤波器值的计算，并且将所述计算的结果存储在一个或多个存储器位置中，以便下次计算时快速使用。这可以在数字信号处理器DSP如图5所示提供第一输出值1之后立即执行，或者在数字信号处理器DSP已经计算并提供了用于下一个控制环的例如第二输出值2之后稍后执行。该原理基于下述方法为执行器Act尽可能快地提供控制信号，并且此后为数字信号处理器DSP计算在后面应当被用于下一采样的计算的滤波器状态或滤波器系数以及控制滤波器值。这需要在数字信号处理器DSP核中的特定安排，将示例性地描述利用所述数字信号处理器DSP实现的PID控制器。除了在涉及离散时间信号处理的应用上内部中央处理器单元被优化使用外，数字信号处理器DSP是与微处理器或微控制器类似的设备。除了标准的微处理器指令，数字信号处理器DSP通常还支持一组特定指令以快速执行通常的信号处理运算，诸如累积(multiply-and-accumulate)。诺依曼或哈佛架构、特征分离码和数据存储器经常被用于加速数据吞吐量。将参照图7和图8解释作为本发明的实施例的PID伺服系统。PID是比例积分微分(proportional-integral-derivative)的缩写，PID控制环参数是比例增益Pb、积分增益Ib和微分增益Db。
比例增益Pb确定与位置误差直接成比例的再现作用的贡献。积分增益Ib确定随时间增加的再现作用的贡献，所述再现作用确保伺服环中的静态位置误差被强制为0，并且微分增益Db确定与位置误差的变化速率或微分速率成比例的再现作用的贡献。微分增益Db确定系统的阻尼效应。图7示出了PID伺服架构，图8是根据本发明的PID方法的流程图。数字信号处理器DSP使用算数逻辑单元，并可以在数字信号处理器DSP的核频率的一个时钟周期内访问x-和y-存储器(在图8中示出为x-RAM和y-RAM)的数据。x-存储器用于存储滤波器的状态，y-存储器用于存储根据所述应用的系数。两个存储器都可以通过指针寻址。在本发明的该实施例中，使用了第一指针R2和第二指针R5，寻址调节符类型是取模。数字信号处理器DSP具有带累加器的累积单元，其中可以将计算结果存储在第一累加器a或第二累加器b中，以备将来使用。然而，根据图7的PID伺服架构仅需要三个存储器位置来存储以前的状态Isa、Dsb、Dsa，以允许快速处理虚拟状态，或者添加称为Dold的附加存储器来存储计算过的数据，以便后面的使用。在本实施例中，仅需要一个附加的可寻址存储器位置，但是如果存在更复杂的滤波器结构，则可以添加许多必需的可寻址存储器位置以加快处理。
根据图8的PID伺服使用了存储在y-存储器中的7个系数Pb、Ib0、Ia1、Db0、Db1、Da1和frgain。根据ALU架构而选择存储器中的该安排以加快计算速度，并且该安排依赖于数字信号处理器DSP核。
如图8所示，首先执行必须在数字信号处理器DSP中进行的、由输入值xe(n)确定数字输出采样ye(n)的所有计算。根据所选择的具有两个控制环的实施例，数字输出采样ye(n)表示数字寻轨执行器信号TACT或数字聚焦执行器信号FACT，数字信号处理器DSP的输入值xe(n)是从输入滤波器MAF提供的数字寻轨误差信号TE或数字聚焦误差信号FE，在优选的实施例中，所述输入滤波器MAF包括第一可调节移动平均滤波器Amovavf1和第二可调节移动平均滤波器Amovavf2。然而，可以使用与其它类型的输入滤波器有关的以前的控制状态的预处理来缩短直到在控制环中得到数字输出采样ye(n)或数字寻轨执行器信号TACT和数字聚焦执行器信号FACT的时间段，以缩短处理延迟，这改进了控制环的稳定性和/或允许快速的伺服信号处理，这改进了整个伺服控制的性能。通过立即计算数字输出采样ye(n)和预处理以前的控制状态，没有添加不必要的处理延迟，所述以前的控制状态对于此后的输入值xe(n)来说是必要的。中间结果被存储在存储器位置Dold上，并且可被用于涉及寻轨或聚焦的相应的控制环的下一输入值xe(n)。同样的方法用于两个控制环。特别地，如果必须使用更复杂的控制滤波器，则所推荐的数字信号处理器DSP的方法和构造将带来更少的延迟。通过利用移动平均滤波器进行滤波并且在数字信号处理器DSP中使用移动平均滤波器而带来的减少的延迟导致了相位容限的增加，并因此带来了更鲁棒的控制环，这对于具有较高转速的光盘驱动器和具有较高数据容量的复制或记录光盘OD来说是最重要的特性。微控制器μC可以根据诸如划伤、污迹或干扰信号的缺陷的发生来调节滤波器长度m，然而，在控制环中一直确保了偏差或误差值的最可能快的处理。本发明可用于所有控制器，所述控制器需要利用单个数字信号处理器DSP计算多于一个的环，并且其中，相位容限是受限的且不应当被较低的信号处理速度所减少。
应当理解，本发明不限于该示例实施例，在不背离本发明的范围的情况下，可以对其具体特征进行方便地组合或修改。这里所描述的输入滤波器MAF和数字信号处理器DSP仅仅是作为示例而给出，本领域技术人员可以在本发明的范围内实现本发明的其他实施例。
权利要求
1.一种具有移动平均滤波器的数字伺服系统，该系统包括模数转换器(ADC)和通过伺服信号处理单元(SPU)控制的伺服装置，所述伺服信号处理单元被连接到所述接收检测器信号(Phds)的模数转换器(ADC)，该检测器信号用于指示偏离了所述伺服装置的目标，并提供表示所述偏离的采样(TES，FES)，其中所述伺服信号处理单元(SPU)包括输入滤波器(MAF)，用于以与模数转换器(ADC)的采样频率(fADC)对应的频率提供采样(TES，FES)的平均值(TE，FE)，以及数字信号处理器(DSP)，应用于所述输入滤波器(MAF)，该输入滤波器用于在提供输出值之后和在接收下一输入采样之前计算滤波器控制状态。
2.如权利要求1所述的数字伺服系统，其中，所述输入滤波器(MAF)是移动平均滤波器(Amovavf1，Amovavf2)，用于以与模数转换器(ADC)的采样频率(fADC)对应的频率提供采样(TES，FES)的平均值(TE，FE)。
3.如权利要求1所述的数字伺服系统，其中，所述输入滤波器(MAF)具有递归滤波器结构。
4.如权利要求1所述的数字伺服系统，其中，所述输入滤波器(MAF)具有非递归滤波器结构。
5.如权利要求1所述的数字伺服系统，其中，所述输入滤波器(MAF)是具有可调节的滤波器长度(m)的移动平均滤波器(Amovavf1，Amovavf2)，所述的滤波器长度根据用于指示偏离所述伺服装置的目标的检测器信号(Phds)的质量而变化。
6.如权利要求1所述的数字伺服系统，其中，所述输入滤波器(MAF)是具有可调节的滤波器长度(m)的移动平均滤波器(Amovavf1，Amovavf2)，并且所述滤波器长度(m)是根据缺陷检测器(DEFD)信号和/或通过微控制器(μC)而确定的。
7.如权利要求6所述的数字伺服系统，其中，在伺服信号处理单元(SPU)之前生成所述用于适配滤波器长度(m)的缺陷检测器(DEFD)信号。
8.如权利要求6所述的数字伺服系统，其中，在伺服信号处理单元(SPU)的数字信号处理器(DSP)中生成所述用于适配滤波器长度(m)的缺陷检测器(DEFD)信号。
9.如权利要求1所述的数字伺服系统，其中，所述伺服装置是执行器(Act)的寻轨线圈(Tr)和聚焦线圈(Fo)，所述执行器用于控制光盘(OD)上的光点，并且从光电检测器(Phd)提供用于指示偏离所述伺服装置的目标的检测信号(Phds)。
10.如权利要求1所述的数字伺服系统，其中，所述数字信号处理器(DSP)存储先前计算的控制滤波器状态(Isa、Dsa、Dsb)，用于根据输入滤波器(MAF)提供的均值(TE、FE)而计算数字信号处理器输出值(TACT、FACT)，并且所述数字信号处理器(DSP)基于表示所述偏离的所述均值(TE、FE)而在计算控制滤波器状态(Isa、Dsa、Dsb)之前提供数字信号处理器输出值(TACT、FACT)，以控制所述伺服装置。
全文摘要
本发明涉及一种用于具有移动平均滤波器(Amovavf1，Amovavf2)的数字伺服系统的方法和装置，所述移动平均滤波器用作为伺服系统的数字信号处理器的输入滤波器，以缩短处理延迟，这改进了控制环的稳定性和/或允许更快的伺服信号处理，这改进了整个伺服控制的性能。所述输入滤波器以与模数转换器(ADC)的采样频率(fADC)对应的频率提供模数转换器(ADC)的采样的均值，并且该滤波器具有可调节的滤波器长度(n)，该长度(n)是根据表示偏离伺服系统的伺服装置的目标的检测信号的质量来确定的。本发明例如可应用于光盘驱动器中的快速数字伺服系统中。
文档编号G11B20/10GK1901051SQ20061010010
公开日2007年1月24日 申请日期2006年6月28日 优先权日2005年6月30日
发明者斯蒂芬·金梅尔曼 申请人:汤姆森特许公司