专利名称：一种具有感测放大器的闩锁器的制作方法
技术领域：
本发明涉及的是一种闩锁器(latch)，特别涉及的是一种具有感测放大器的闩 锁器(sense amplifier-based latch)，应用于一动态随机记忆体电路。
背景技术：
图1是根据一现有的动态随机记忆体(dynamic random access memory,DRAM) 电路架构，从记忆胞IIO到资料线放大器(data line sense amplifier)的简化资料 路径(datapath)示意图。参考图1所示，通过过字元线WL将晶体管II2导通(turn on)之后，放在电容C的位元资料，从记忆胞(memory cell) IIO经过长长的位元 线(bit line) BL、受控制信号BSEN所控制的位元开关(bit switch) 122、区域 资料线(local data line)LDQ、受控制信号SWEN所控制的主资料开关(main data switch)(或传输闸)124、主资料线(master data line, MDQ)，最后被传递到I/O 资料汇流排时信号已非常微弱。因此，在现有的动态随机记忆体架构中，设有两 个感测放大器来放大信号，第一个是位元线感测放大器(BLSA)120，第二个是资 料线感测放大器(MDQSA)130，而后者是由N(N^1， N为正整数)对主资料线对 (MDQ1 /MDQ1 B MDQN/MDQNB)所分享，也是本说明书将探讨的主题。图2是现有资料线感测放大器的信号时序图。参考图2，在资料隔离信号 SAISO被启动(低电压电位)时，上述N对主资料线对中只有一对主资料线对，假 设是资料线信号MDQ与互补资料线信号MDQB，被允许进入资料线感测放大器 (图未示)。接着，在控制信号SAEN被启动(高电压电位)时，两个信号MDQ、 MDQB被放大以产生一输出信号DT与一互补输出信号DTB。从图2的时序图可 以看到，输出信号DT/DTB除了在时段data—window输出相对应的资料之外，随 即回到原来的低电位状态。由于输出信号DT/DTB被反复地双态触发(toggle)，故 功率(power)消耗得比较多，比较容易产生突波(glitch)，进而容易产生误动作。另 一方面，因为时段data—window的周期太短，对于能正确地撷取到输出信号 DT/DTB中的资料的控制电路，其复杂度会比较高。 为了同时解决使用资料线感测放大器所存在的上述问题，故提出本发明。 发明内容本发明的目的之一，在于提供一种具有感测放大器的闩锁器，不仅减少功率 消耗、并适合高速记忆体的应用。为实现本发明的目的，本发明采用的技术方案是 一种具有感测放大器的闩锁器，其包含一感测放大器，接受一第一控制信号与一第二控制信号的控制，用来将 一输入信号与一互补输入信号放大，以产生一放大信号与一互补放大信号； 以及一闩锁电路，用来闩锁所述的放大信号与所述的互补放大信号的电压电 位，并产生一输出信号与一互补输出信号。依据本发明之一实施例，本发明具有感测放大器的闩锁器，其进一步包含一 输入电路以及一输出电路。输入电路，其包含多个相同的输入单元，每一输入单 元接收一资料线信号与一互补资料线信号，并接收一资料隔离信号的控制，而且， 同一时间内，在这些输入单元中，只有一个输入单元的资料隔离信号被启动，使 得该输入单元接收的该资料线信号与该互补资料线信号输出为该输入信号与该互 补输入信号。输出电路，接受一第三控制信号的控制，用以将该输出信号的电压 电位传送至一输出/入资料汇流排。其中，该闩锁电路可以利用两个与非门、或两个或非门来实施。 通过实施上述技术方案，采用本发明的闩锁电路，使得输出信号的变动频率 比较低，只有在信号内含的资料有变化时才有变动。当输出信号的下一笔资料等 于上一笔资料(例如都等于l)时，输出信号波形并没有变化，感测放大器除了 执行感测与预充电动作时有电量消耗之外，并不会有多余电量消耗。因此，本发 明不仅为记忆体电路节省了大量功率，信号中也较不容易产生突波与误动作。另一方面，因为输出信号中时段data—window的周期较宽，所以控制电路能 更轻易地、正确地撷取到输出信号中的资料，而不需额外的硬件线路控制。因此， 本发明不仅完全相容于动态随机记忆体的管线式(pipelining)传输特性，更加快了 资料路径的资料传输率(data transfer rate)，因此非常适合高速电路的应用。
图1是根据一现有的动态随机记忆体架构，从记忆胞到资料线放大器的简化 资料路径示意图；图2为现有资料线感测放大器的信号时序图； 图3为依据本发明之一实施例的架构示意图； 图4为本发明的信号时序图；图5为图3中的感测放大器的较详细架构示意图。附图标记说明110-记忆胞；120-位元线感测放大器；122-位元开关；124-主资料开关；130-资料线感测器放大器；300-具有感测放大器的闩锁器；310-感测 放大器；320-闩锁电路；321、 322、 333-与非门；330-输出电路；331、 332-非门； 334-或非门；340-输入电路；341 34N-输入单元；512-预充电电路；514-放大电路； MN1、 MN2、 MN3、 MN4、 112-NM0S晶体管；MprMpll-PMOS晶体管；C-电容； WL-字元线；BL-位元线；SWEN、 BSEN、 SOENB-控制信号；I/0-资料汇流排； SAISO-资料隔离信号；DQ-输入信号；DQB-互补输入信号；DT—DLSA-放大信号； DTB—DLSA-互补放大信号；DT-输出信号；DTB-互补输出信号；MDQPUB、 SASN-控制信号。
具体实施方式
图3为依据本发明之一实施例的架构示意图。图4为本发明的信号时序图。 参考图3所示，本发明具有感测放大器的闩锁器300，适用于一般的动态随 机记忆体电路，包含一输入电路340、 一感测放大器310、 一闩锁电路320以及一 输出电路330。输入电路340包含多个相同的输入单元341 34N(N^1， N为正整 数)，其中，输入单元的个数视应用时需要而定，每一输入单元接收一资料线信号 (MDQ 1 MDQN)与 一互补资料线信号(MDQ 1 B MDQNB)，并受 一 资料隔离信号 (SAIS01 SAISON)的控制，而且，同一个时间内，在这些输入单元341 34N中， 只有一个输入单元的资料隔离信号被启动(在图4中的SAISO为低电压电位)， 使得该被启动的输入单元所接收的该资料线信号与该互补资料线信号输出为输入 信号DQ与互补输入信号DQB (图4未示)。闩锁电路320用来闩锁放大信号DT—DLSA与互补放大信号DTB—DLSA的电 压电位，并产生一输出信号DT与一互补输出信号DTB。本实施例中的闩锁电路320以两个与非门321、 322来实施，是一个典型的S-R闩(S-Rlatch)。其中，与 非门321接收互补放大信号DTB一DLSA和互补输出信号DTB，用来产生输出信 号DT，与非门322接收放大信号DT—DLSA和输出信号DT，用来产生互补输出 信号DTB。闩锁电路320也可以采用两个或非门来替换，但是本发明的应用并不 以此为限，现存或将来发展出来的其他闩锁电路也可适用于本发明的概念。输出电路330包含两个非门331、 332、 一个与非门333、 一个或非门334、 一个PMOS晶体管(transistor)Mpn、以及一个NMOS晶体管MN4。输出电路330 接受一控制信号SOENB的控制，接收输出信号DT与互补输出信号DTB ， 在控制信号SOENB为低电压电位的情况下(图4未示)，控制信号SOENB随即 被非门332反转为高电压电位，进而允许输出信号DT(也就是被放大的输入信号 DQ)通过与非门333，以及允许互补输出信号DTB (也就是被放大的互补输入信 号DQB)通过非门331与或非门334之后，利用导通PMOS晶体管Mpn、或NMOS 晶体管M^，将输出信号DT正确的电压电位通过节点A传送至一输出/入资料汇 流排I/O。感测放大器310接受两个控制信号MDQPUB、 SASN的控制，将输入信号 DQ与互补输入信号DQB放大之后，产生一放大信号DT_DLSA与一互补放大信 号DTB—DLSA。以下详述感测放大器310的架构。图5为图3中的感测放大器的较详细架构示意图。感测放大器310包含一预充电(precharge)电路512与一放大电路514。预 充电电路512由三个PMOS晶体管Mp5、Mp6、Mp8所组成，接受控制信号MDQPUB 的控制，用以在接收输入信号DQ与互补输入信号DQB之前，先将放大信号 DT—DLSA与互补放大信号DTB—DLSA充电至一预定电压值(例如Vdd)。在电路的架构上，晶体管Mp5、 Mp6的源极连接至工作电压Vdd，晶体管Mp6的漏极与 Mp8的源极相连，并接收互补输入信号DQB;晶体管Mp5、 Mp8的漏极接收输入信 号DQ，而三个PMOS晶体管Mp5、 Mp6、 Mp8的栅极彼此相连接，同时接受控制 信号MDQPUB的控制。如图4所示，在控制信号MDQPUB为低电压电位的情况 下，三个PMOS晶体管Mps、 Mp6、 Mp8同时导通，进而将放大信号DT—DLSA与 互补放大信号DTB—DLSA充电至一预定电压值Vdd。须注意的是，预充电电路512 在预充电时，其他电路并没有电量消耗(charge consumption)。另一方面，放大电路514同时接受两个控制信号MDQPUB、 SASN的控制，
如图4所示，在控制信号MDQPUB、 SASN为高电压电位的情况下，用以放大输 入信号DQ与互补输入信号DQB的电压电位，并产生放大信号DT一DLSA与互补 放大信号DTB一DLSA。根据本实施例，放大电路514为一交叉耦合型(cross-coupled)感测放大器，由三个PMOS晶体管Mp7、 Mp9、 Mpl0以及三个 NMOS晶体管Mw、 MN2、 Mw所组成。在电路的架构上，晶体管Mp7、 Mp9的源 极连接至工作电压Vdd，晶体管M^的源极接地，晶体管M，、 Mw的漏极以及 晶体管M^、 M^的源极之间相连，晶体管Mp9、 M^的漏极与晶体管Mp7、 MN2 的栅极接收互补输入信号DQB，晶体管Mp7、 M^的漏极与晶体管Mp9、 Mw的 栅极接收输入信号DQ，而晶体管MpH)接受控制信号MDQPUB的控制，晶体管 M^接受控制信号SASN的控制。如图4所示，在控制信号MDQPUB、 SASN为 高电压电位的情况下，原先两个资料线信号DQ、 DQB的电压差只有些微的差距， 经过放大电路514放大之后，放大信号DT—DLSA与互补放大信号DTB—DLSA之 间的电压差就被拉开了。请比较图2与图4中的输出信号DT/DTB的波形，相形之下，图4中的输出 信号DT/DTB的变动频率比较低，只有在信号内含的资料有变化时才有变动，这 是本发明采用闩锁电路320所带来的特点与好处。从图4可以看到，当输出信号 DT的下一笔资料等于上一笔资料(例如都等于l)时，输出信号DT/DTB波形 并没有变化，感测放大器310除了执行感测与预充电动作时有电量消耗之外，并 不会有多余电量消耗。因此，本发明不仅为记忆体电路节省了大量功率，信号中 也较不容易产生突波与误动作。另一方面，因为输出信号DT/DTB中时段data—window的周期较宽，故控制 电路能更轻易地、正确地撷取到输出信号DT/DTB中的资料，而不需额外的硬件 线路控制。因此，本发明不仅完全相容于动态随机记忆体的管线式(pipelining)传 输特性，更加快了资料路径的资料传输率(data transfer rate)，故非常适合高速 电路的应用。以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员 理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化 或等效，但都将落入本发明的权利要求可限定的范围之内。
权利要求
1、一种具有感测放大器的闩锁器，其特征在于，其包含一感测放大器，接受一第一控制信号与一第二控制信号的控制，用来将一输入信号与一互补输入信号放大，以产生一放大信号与一互补放大信号；以及一闩锁电路，用来闩锁所述的放大信号与所述的互补放大信号的电压电位，并产生一输出信号与一互补输出信号。
2、 根据权利要求1所述的具有感测放大器的闩锁器，其特征在于，其进 一步包含一输入电路，所述的输入电路包含多个相同的输入单元，每一输入单元 接收一资料线信号与一互补资料线信号，并受一资料隔离信号的控制，而且， 同一时间内，在所述的这些输入单元中，只有一个输入单元的资料隔离信号 被启动，使得所述的被启动的输入单元所接收的所述的资料线信号与所述的 互补资料线信号，被输出为所述的输入信号与所述的互补输入信号。
3、 根据权利要求1所述的具有感测放大器的闩锁器，其特征在于，其进 一步包含一输出电路，接受一第三控制信号的控制，接收所述的输出信号与所述 的互补输出信号，用以将所述的输出信号的电压电位传送至一输出/入资料汇 流排。
4、 根据权利要求1所述的具有感测放大器的闩锁器，其特征在于所述 的闩锁电路为一个闩。
5、 根据权利要求4所述的具有感测放大器的闩锁器，其特征在于所述的闩包含一第一与非门与一第二与非门，所述的第一与非门接收所述的互补 放大信号与所述的互补输出信号以产生所述的输出信号，所述的第二与非门 接收所述的放大信号与所述的输出信号以产生所述的互补输出信号。
6、 根据权利要求4所述的具有感测放大器的闩锁器，其特征在于所述 的闩包含一第一或非门与一第二或非门，所述的第一或非门接收所述的互补 放大信号与所述的互补输出信号以产生所述的输出信号，所述的第二或非门 接收所述的放大信号与所述的输出信号以产生所述的互补输出信号。
7、 根据权利要求1所述的具有感测放大器的闩锁器，其特征在于所述的感测放大器包含一预充电电路，接受所述的第一控制信号的控制，用以在接收所述的输 入信号与所述的互补输入信号之前，将所述的放大信号与所述的互补放大信 号充电至一预定电压值；以及一放大电路，接受所述的第一控制信号与所述的第二控制信号的控制， 用以放大所述的输入信号与所述的互补输入信号的电压电位，并产生所述的 放大信号与所述的互补放大信号。
全文摘要
本发明是一种具有感测放大器的闩锁器，包含一输入电路、一感测放大器、一闩锁电路以及一输出电路。本发明采用闩锁电路，使得输出信号与互补输出信号的变动频率减少，因此可以节省很多功率，不仅不容易产生突波，也不容易产生误动作，更适合高速电路的运用。
文档编号G11C7/06GK101118780SQ200710152188
公开日2008年2月6日 申请日期2007年9月18日 优先权日2007年9月18日
发明者王释兴, 袁德铭 申请人:钰创科技股份有限公司