用于枚举的方法和器件的制作方法

专利名称：用于枚举的方法和器件的制作方法
技术领域：
本发明涉及一种4文举的方法。该方法包括将第二ft字分配给多 个器件中的一个器件，其中，多个器件中的每个器件均具有不同的
唯一的第一^字。该方法包括比4交多个第 一数字的至少第 一部分， 并根据比较结果将第二数字分配给多个器件中的一个器件。
背景技术：
电子系统可包括多个诸如芯片或集成电路芯片的独立器件。电 子系统的功能性取决于在器件之间以及从器件到外部组件的通信 的建立和保持。这种通信可^f吏用用于器件的单独的地址。

发明内容
本发明的目的在于提出一种用于通过将第二数字分配给多个 器件中的 一个器件来进行枚举的方法，多个器件中的每个器件均具 有不同的p眷一的第一lt字，所述方法包4舌比4交所述第一凄t字的至
少一部分；以及根据比较结果将所述第二数字分配给所述多个器件
中的一个器件。此外，本发明还涉及一种一种通过将第二凄史字分配
给器件来进行枚举的器件，所述器件包括第一存储位置，用于存 储第一数字；第二存储位置，用于存储第二数字；以及电路，连接 到所述第一存储位置和所述第二存储位置，所述电路将所述第一数 字的至少一部分和与另 一器件相关联的不同第 一数字的一部分进 行比较，并根据比较结果将第二数字分配给所述器件。


以下，将结合附图描述本发明的实施例。
图1示出了根据本发明实施例的用于枚举器件的方法的流程
图2a示出了根据本发明实施例的器件的方框示意图2b示出了根据本发明实施例的系统的方框示意图3示出了用于实现线与运算的电路布置的方框示意图4示出了用于实现线与运算的电路布置的方框示意图5示出了根据本发明实施例的器件的方框示意图6示出了可在本发明实施例中呈现的信号的图示；
图7示出了基于唯一的第一数字将第二数字分配给器件的方法 的流程图8示出了示例性步骤、对应信号以及中间结果的图示，其可 在四个器件中并行#1^亍图7的方法期间发生；
图9示出了根据本发明的另一实施例的包括多个器件的系统的 方才匡示意图；以及
图10示出了根据本发明的另一实施例的包括多个器件的系统 的方冲匡示意图。
具体实施例方式
在以下描述中，出于解释和不限制本发明的目的，诸如特歹木的 结构、执行方式、组件和技术等等被提出，从而提供对根据本发明 的实施例的不同的方面的完全理解。然而，本领域的冲支术人员可以 容易将本发明的实施例的不同方面应用到区别于这些特殊细节的 实施例中。在某些特定的情况下，只要不使具有不必要的细节的本 发明的实施例的变得难于理解可忽略对公知的器件、电路和方法的 描述。
在电子系统中，独立的器件可以彼此连接，以方便在器件之间 以及器件与外部组件之间的通信。为了在这种系统中建立和保持通 信，需要对器件进行单独寻址来实现期望的功能性。
由于这种系统复杂性的增加，基于独立的信号线来控制单个器 件的通信越来越难以实现。结果，基于地址值和命令来对器件进行 寻址，这需要器件可被明确地寻址。
可以在诸如存储模块或多芯片封装(MCP )(也被称作多芯片 器件)的存储子系统中实现这种方法。这种存4诸子系统可以包括通 常被称作芯片、晶粒(dice)、或集成电路(IC)的多个器件。
在多芯片闪存器件中，难以向每个芯片提供具有可承载各自芯
片使能信号的独立电信号线。因此，将不能使用诸如独立芯片使能 信号的单个电信号来选择单个芯片。芯片可以被并联连接到控制信
号线，并且可以通过使用将由芯片识别的命令和/或寻址信号进行选 择。在NAND闪存的情况下，可以通过最后寻址周期的最后一个位 或最后几个位来选择多芯片封装的单个芯片。 因此，将需要每个器件可以被单独寻址。不同于相同多芯片封 装或系统中的所有其他器件的地址的唯一地址可以与每个器件相
关联。因此，将存在将唯一 ID号分配给单独的器件用于对器件进 行单独寻址的有效方法的需要。
图1示出了通过将第二数字分配给多个器件中的一个器件进行 枚举的方法的流程图，该多个器件中的每一个器件均具有不同的唯 一的第一数字。方法10包括比较至少两个器件的唯一的第一数字 的至少一部分的第一步骤20。此外，方法10包括4艮据比4交结果将 第二^:字分配纟会至少两个器件中的 一个的第二步骤30。
换句话i兌，才艮据本发明的实施例，通过将第二H字分配主会多个 器件中的一个器件进行枚举的方法(其中，多个器件的每个器件均 具有不同的唯一的第一数字)包括比较第一数字的至少一部分，以 及根据比较结果将第二数字分配给多个器件中的 一个。
第二凄t字看用作地址或地址值，例如，表示系统中对应器件的 地址空间(例如，如果可应用，则为最主要的位)的至少一部分。
本发明的实施例可以将第二凄t字以有岁文、灵活且明确的方式分
配给器件。
在本发明的实施例中，第一数字的至少一部分的比较过程得出 第 一数字的顺序，以及根据得出的顺序将第二数字分配给第二器 件。在本发明的实施例中，以第一lt字的升序或降序来分配第二凝:字。
在本发明的实施例中，通过比较第一数字的部分来实现比较过 程，其中，如果被比较的部分满足预定条件，则器件可以通过比较 过程。通过比较过程的器件可以参与到后续的比较过程中，在后续
的比较过程中比较第 一数字的不同部分。未通过比较过程的器件将 不参与到后续的比较过程中。可以重复后续比较过程，直至由于唯 一的第 一数字而剩余单个器件。第二数字可被分配给剩余的器件。
重复该过程，直至为所有器件分配的第二数字，其中，分配了 第二数字的器件不再参与。
在本发明的实施例中，预定条件可以是包括预定值的被比较的 部分。在本发明的实施例中，该条件可以是包括对应于隐性/显性信 号线状态的值的部分。
在本发明的实施例中，比较过程包括第一数字的逐位比较，其 从其最不重要的位或者最重要的位开始。
在本发明的实施例中，在比较过程开始之前，在一些阶段处， 可以将不同器件的第 一数字分配给器件的适当存储位置、与该适当 存储位置相关联，或者存储到该适当存储位置中。第一数字可包括 器件专用号、序列号、表示器件类型的标识符、表示器件制造商的 标识符、包括特定器件的晶片号、器件在晶片上的位置、随机数、 伪随机H以及预定或固定凌t中的至少一个。当与两个不同器件相 关联的两个数字4皮此不同的可能性十分大时，与系统中器件相关联 的第一数字将被认为是唯一数字。换句话说，当两个数字相等的可 能性足够低(例如，低于预定固定的阈值(例如，lO.s))时，则认 为两个数字或者两个凄t字的一部分是唯一的，其中，S是正整数(例
3口， s=4、 6、 8、 12、 16、 20、 50、或IOO)。
在本发明的实施例中，存储在晶片分类层中的唯一 ID号可被 作为第一数字^f吏用，/人而在每次应用该方法时，获得在第二数字和
器件之间的相同的相关性。在本发明的实施例中，随扭i数生成器和 伪随枳4欠生成器可用于在每次应用该方法时生成第一ft字，乂人而在
第 一数字和器件之间的相关性将根据生成的随机数或者伪随机数 来改变。
在本发明的实施例中，分配给器件的第二^t字可以比相关于不
同器件的第一^:字短。在本发明的实施例中，第二^t字可用于对器 件进行寻址，使得第二数字可以包括能够将不同的第二数字分配给 多个器件的每一个器件的最短长度。这也就是说，在本发明的实施 例中，可使用对于器件的第二数字的精确最小数量的二进制数字 (也被称作位)。例如，在包括16个器件的多芯片封装(例如，包 括16个晶粒堆叠的管芯堆叠)的情况下，理论上仅需要4个位来 将作为第二数字的单个唯一 ID号"l要照管芯堆叠分配给16个晶粒。
可以使用的已存在的硬件结构(例如，用于数据交换的焊盘或 端子以及诸如寄存器和比專交器的其他组件)来实现本发明的实施例。
在本发明的实施例中，可以使用已存在于系统中的信号线来获 得枚举。信号线可用于引导枚举所需的通信。 一旦枚举完成，则在 普通工作模式期间，信号线可用于标准业务。在这种实施例中，实 现附加焊盘或端子是不必要的。
在本发明的实施例中，信号线能够获得至少包括第一状态和第 二状态的不同状态。当提供给信号线的至少 一个信号对应于第 一状 态时，信号线可以包括第一状态。仅当提供给信号线的所有信号对 应于第二状态时，信号线可以包括第二状态。这种信号线的结构也 被称作显性/隐性信号线结构，其中，第二状态被称作隐性状态，以 及第一状态被称作显性状态。在本发明的实施例中，比较第一数字 的至少 一部分包括将表示第 一凄t字的至少 一部分的信号4是供纟合信 号线，以及4企测信号线的状态。当才企测的状态与提供的信号不匹配 时，则未通过比專交过禾呈。否则，通过比4交过禾呈。
本发明的实施例可包括NAND闪存器件，其中，所谓准备好/ 忙碌信号线(R/B信号线)可用作执行比较的信号线，而不用添加 任何额外焊盘或端子并且不会影响在普通工作才莫式期间的性能。
在本发明的实施例中，诸如多芯片封装的器件的系统可适用于 基本自给自足地执行方法，使得即便存在由诸如存储控制器的外部 主机提供的任何外部支持也都可以被最小化。在实施例中，由于其 良好的反向兼容性，因此主机可以仅开始/停止自枚举(self-enumeration )。可以在不改变外部4空制系统的十青况下实玉见本发明的 实施例。
图2a示出了根据本发明实施例的器件的方框示意图。利用200 在其整体中代表图2a的器件。器件200包括能够存储第一数字212 的第一存储位置210。器件200包括能够存储第二数字222的第二 存储位置220。此外，器件200包括电路230，其连接到第一存储 位置210,以接收来自第一存储位置210的器件200的第一数字212 的至少一部分。电路230还用于接收与另一器件(这里未示出)相 关耳关的第 一凄t字的至少 一部分234。
电路230连接到第二存储位置220，并且适用于将存储在第一 存储位置210中的第一数字212的至少一部分和与另 一器件相关联 的不同第一数字的至少一部分进行比较。此外，电路230适用于基 于比较结果将第二lt字222分配给器件200。
在一个实施例中，例如，电路230可适用于接收来自第一存储 位置210的第一数字212的至少一部分。在另一实施例中，电路230 可以接收完整的第一数字212。此外，电路230例如可适用于接收 例如来自另一器件的与其他器件相关联的第一数字的一部分，或者 与其他器件相关联的完整的第 一数字。电路230还根据实际的实现 情况比较当前器件的第 一数字的 一部分与另 一器件的第 一数字的
一部分，或者比较这些器件的完整的第一数字。根据比较结果，电
路230可以向第二存储位置220提供信息，以将第二数字222存储 到第二存储位置220中。
器件200允许将第二K字222有效地分配给器件200。 4艮据一 个实施例，在与器件200相关联的第一数字212和与另一器件相关 联的另一第一数字之间的数量关系可以被评估，以确定器件200的 第二数字222。因此，当器件200与其他器件相结合工作时，分配 给器件200的第二数字222不能任意或者独立于任何其他器件选 择，而是取决于与其他器件相关联的第一数字(或者其一部分)。 因此，第二数字222可用于限定器件200和其他器件之间的关系， 并且还可以用于寻址。此外，如果其他器件(未示出)包括与器件 200相同的器件(例如，与器件200的第一存储位置210相似的第 一存储位置，与器件200的电路230相似的电路，以及与器件200 的第二存储位置220相似的第二存4诸位置)，则不同的第二lt字可 以一皮分配给器件200以及其他器件。在这种情况下，与器件200和 其他器件相关联的第二数字可用于识别器件或对器件进行寻址。
然而，应当注意，本发明不要求存在两个结构相同的器件(具 有不同的第一数字)。相反地，如果例如，器件200可以从另一器 件获得第一数字234(或其一部分)，则具有单个器件200就足够了 。
不同类型的存储器可被用于存储第一数字212和第二数字 222。在一个实施例中，第一存^f诸位置210可包括只读存4诸器。在 其他实施例中，第一存储位置210可^皮实现为单写多读(WORM) 存储器或可擦写存储器。可以根据特定实现的需要将第 一存储位置 210实现为易失性存储器或非易失性存储器。
例如，第二存储位置220可被实现为单写多读(WORM)存储 器或可擦写存储器。在一些实施例中，随机存取存储器结构可被用
于实现第二存储位置220。通常所说的，易失性存储器或非易失性 存储器可被用于实现第二存储位置220。
图2b示出了包括两个或更多器件200的系统280的形式的本 发明的实施例的方框图。在图2a和图2b中，相同的器件和信号由 相同的参考标号来表示。每个器件200均包括第一存储位置210、 第二存储位置220、和电3各230。第一存储位置210能够存储器件 的第一数字，以及第二存储位置220能够存储各个器件200的第二 数字。这些存储位置可以实现在不同的存储器中或相同的存储器 中。可以使用不同存储技术来实现这些存储位置。第一存储位置210 可^皮实现为只读存储器(ROM)、单写多读(WORM)存储器、非 易失性存储器、或易失性存储器，例如，随机存取存储器(RAM)。 可以4吏用除ROM冲支术之外的相同存4渚4支术来实现第二存储位置 220。例如，WORM存储器存储位置可以是基于熔丝的存储器，而 非易失性存储器可以基于例如闪存技术。
不同的器件200通过至少一条信号线290 彼此电连接。
器件200能够通过信号线2卯传输存储在第一存储位置210中 的第一数字或者第一数字的一部分。器件200能够接收，并且可选 地存储接收到的第一数字(或其一部分)。电路230将能够执行第 一数字的比较过程。此外，每个电路230都将适于将各个第二数字 分配给相关联的器件。第二数字可被存储在各个第二存储位置220 中。
比较过程将基于比较单个位、半字节(4个位)、字节(8个位)、 字(通常为16、 32、 48、或64个位)、或者位或二进制凄t的另 一凝:字。
在本发明的实施例中，器件200的电路230可以简单地将多个 第一数字彼此进行比较，从而分配第二数字。更具体地，电路230 可以4艮据第一H字确定器件200的顺序，/人而分配第二凄t字。
在本发明的实施例中，每个电路230均适用于通过确定第 一数 字的 一部分是否满足条件来使相关器件200的第 一数字的 一部分与 其他器件的第一数字的对应部分进行比较。如果第一数字的一部分 满足条件，则相关器件通过比较过程，并且参与第一数字的接下来 不同部分的后续比较过程。可以对第一数字的各个不同部分重复该 过程，直至剩余单个器件。可以将第二数字分配给剩余的器件。然 后，可以重复将第二数字分配给多个器件(不包括那些已经-故分配 了第二数字的器件)中的一个的整个过程(一个循环)，直至为所 有器件都分配了第二数字。
在本发明的实施例中，第二数字可以对应于相关器件参与的循 环数量。在本发明的实施例中，器件200可以包括计数器292,用 于对循环lt量进^f于计凄t。然后，第二凄t字可以简单地以计^t器292 的计lt为基础。
在本发明的实施例中，赢得最后一个循环(即，已在最后一个 循环中分配了第二数字)的电路230可以将重新开始信号提供给还 未被分配第二数字的那些器件200,以重新开始下一循环。在本发 明的实施例中，比较第一数字的各个部分的条件可以是显性/隐性信 号线的状态。因此，信号线290可以显性/隐性信号线结构来连接器 件200。如果显性信号位等于0 (低，L),则信号线结构被称作"线 与结构"，这是因为单个信号0将信号线290驱动至0。如果显性信 号线位为1，则信号线结构4皮称作"线或结构"。
在下面，将与在利用显性/隐性信号线结构的多芯片封装中的自 枚举芯片 一起描述本发明的实施例。参照NAND闪存冲支术描述本发
明的实施例，其中，已存在于该技术中的R/B线被用作显性/隐性信 号线。
在下面，将描述用于比较两个数字(或其一部分)的可能的机 械结构，其可在本发明的实施例中用于比较两个或更多数字(或其 一部分)。
该理论基于使用连接到多个器件的"公共"信号线来执行一个 或多个线与运算或者线或运算。为了便于理解原理，首先将参照图 3至图6描述几个硬件结构，其可用于实现线与运算或者线或运算。
图3示出了用于实现线与运算或者线或运算的器件布置的方框 示意图。利用300在其整体中指出图3的器件布置。器件布置300 包括公共信号线310，和例如连接到公共信号线310的三个器件 320、 330、 340。器4牛320、 330、 340中的每一个均包4舌才目应的4空 制电3各322、 332、 342、才目应的马区动器324、 334、 344、以及才目应 的接收器或输入緩沖器326、 336、 346。
在下面，将更详细地描述第一器件320,〗旦细节还应用于第二 器件330和第三器件340。驱动器324电路连接在控制电路322的 输出与公共信号线310之间。例如，驱动器324被配置为根据从控 制电路320输出到公共信号线310的数据来将信号线310驱动为显 性值(例如，显性电平)或隐性值(例如，隐性电平)。例如，驱 动器324可一皮配置为当将7/^共信号线310驱动为显性^直时应用大驱 动强度。其还可^皮配置为当将7>共信号线310驱动为隐性值时应用 小驱动强度。例如，驱动器324可具有用于将公共信号线310驱动 为显性值的第一电流驱动能力，以及用于将7>共信号线310驱动为 隐性值的第二电流驱动能力，其中，第二电流驱动能力大于第一电 沫b驱动能力。
可选地，当期望在^〉共信号线310上输出隐性值时，驱动器324 可被配置为将公共信号线310驱动为显性值，并保持公共信号线310 打开。
例如，接收器326可被配置为接收在公共信号线310上呈现的 实际值，并将关于在公共信号线310上呈现的实际值的信息提供给 控制电路322。
应当注意，在/>共信号线310上呈现的实际值可以不同于由驱 动器324输出或提供给公共信号线310的值。例如，如果第一器件 的驱动器324将隐性值输出到公共信号线310,则另一器件330、 340的驱动器334、 344可以将显性值输出到公共信号线310。在这 种情况下，公共信号线310仍可以获得显性值，从而，接收器326 可以接收与由驱动器324输出到公共信号线的值不同的值。
综上所述，可以说明，只要连接到公共线310的器件320、 330、 340中的至少一个向/>共信号线310输出显性值，/>共信号线310 就将获得显性值。在一个实施例中，如果连4妾到7>共信号线310的 所有器件320、 330、 340均向公共信号线310输出隐性值，或使它 们各自的马区动器324、 334、 344无效，则公共信号线310仅获得隐 性值。
在一个实施例中，如果连接到公共信号线310的多个器件中没 有一个通过偏置元件350输出显性值，爿^共信号线310可^皮配置为 携带隐性值。例如，偏置元件350可包括电阻器。
图4示出了通过4吏用7>共信号线来实现线与运算的电3各布置的 方框示意图。利用400在其整体中指出图4的电路布置。电路布置 400包括公共信号线410,其连接到三个电路块或器件420、 430、 440。此夕卜，7>共信号线410例如通过电阻器450连4妄到供电电势V。
例如，供电电势V可以是对应于参考电势GND的iM直。连4姿到7> 共^f言号纟戋410的器<牛420、 430、 440包4舌各个4空制电3各422、 432、 442。此外，作为驱动器，器件420、 430、 440包括以漏极开路特 性工作的相应NMOS场效应晶体管424、 434、 444。参照第一器件 420, NMOS场效应晶体管424的源极端连接到参考电势GND。 NMOS场效应晶体管424的漏栅极端连接到控制电^各422的输出， 以及NMOS场效应晶体管424的漏才及端连4妾到/>共信号线410。可 以从图4中看出，相似的配置应用于其他器件430和440。此夕卜， 通过各个控制电路422、 432、 442 (例如，使用信号接收器或输入 緩沖器)来感测在/>共信号线410处呈现的信号。
根据功能性，假设电阻器450足够大，使得可以通过激活NMOS 场效应晶体管424、 434、 444中单独的一个来将7>共信号线410驱 动到4妄近参考电势GND的电势。因此，如果激活或导通了NMOS 场效应晶体管424、 434、 444中的至少一个，则/>共信号线410的 电势被拉到接近参考电势GND的电平。仫J又如果所有NMOS场效 应晶体管424、 434、 444都未#1激活或截止，则通过电阻器450将 在公共信号线410上的电平拉到接近供电电势VCC的值。
图5示出了根据本发明实施例的器件的方框示意图。利用500 在其整体中指出图5的器件。器件500包括控制电^各522、驱动器 电路524、以及接收器电路或输入緩冲器526。驱动器电路524被 配置为将可以连接到公共信号线(准备好/忙碌信号线)560的连接 节点550 ^立向参考电势GND或供电电势VCC。
出于示例性的目的，以下将认为接近参考电势GND (或者比 供电电势VCC更接近参考电势GND)的电势表示显性值。以下， 将认为接近供电电势VCC (或者比参考电势GND更接近供电电势 VCC)的电势表示隐性值。然而，可以使用对显性电势和隐性电势 的其他定义，其包括在本发明的范围之内。
驱动器电^各524包括隐性值驱动器570和显性值驱动器572。 例如，隐性值驱动器570可包括电路连接在供电电势VCC与连接 节点550之间的晶体管(例如，PMOS场效应晶体管)。
例如，隐性值驱动器570的输入端或控制端可以被连接到控制 电路522。
例如，显性^直驱动器572可以包4舌电i 各连4妄在参考电势GND 与连接节点550之间的晶体管(例如，NMOS场效应晶体管)。例 如，显性值驱动器572的输入端或控制端可以被连接到控制电路 522。
此外，在一个实施例中，显性值驱动器572可^皮配置为在导通 状态时一是供比隐性值驱动器570更大的电流。在一个实施例中，甚 至可以将显性值驱动器572配置为在导通状态下提供比在隐性值驱 动器570在导通状态下所提供的电流大两倍的电流。
在一个实施例中，例如，电路连接在连接节点550与供电电势 VCC之间的隐性值驱动器570的晶体管可以是小晶体管，其比电路 连4妄在参考电势GND与连"t妄节点550之间的显性值驱动器572的 晶体管更小。例如，在场效应晶体管的情况下，隐性值驱动器570 的晶体管的有效沟道宽度可以小于显性值驱动器572的晶体管的有 效沟道宽度。
当然，隐性值驱动器570和显性值驱动器572还可以包括电路 连接在连接节点550与参考电势GND或供电电势VCC之间的双招_
晶体管。
例如，控制电路522可被配置为将反向控制信号提供给隐性值 驱动器570和显性值驱动器572的输入端或控制端。例如，当显性
值驱动器572被去激活时，控制电路522可被配置为激活(即，导 通)隐性值驱动器570。当显性值驱动器572 ^^皮激活时，控制电^各 522还可以被配置为去激活隐性值驱动器570。以这种运算模式， 来激活隐性值驱动器570或显性值驱动器572。然后，连接节点550 经由隐性值驱动器570祐j立向供电电势VCC，或者经由显性值驱动 器572一皮4立向参考值GND。然而可选地，可存在隐性值驱动器570 和显性值驱动器572都纟皮去激活的运算状态。在这种情况下，驱动 电路524 "释放"连接节点550 (即，即未将连接节点550拉向供 电电势VCC也未4立向参考电势GND)。 4奐句"i舌i兌，驱动器电路524 保持连接节点550浮动，这提供了被忽视的寄生效应。自然地，在 这种状态下，连接节点550的电势可纟皮连4妄到连4妄节点550的其他 器件(例如，通过在器件500外部的电路)影响。
接收器电路526被配置为接收来自连接节点550的电势，并基 于连接节点550的电势将输出值提供给控制电路522。由接收器电 路526提供的信号可以被认为是R/B读出信号。
应当注意，还可以存在其他运算方式。例如，可以存在隐性值 驱动器570 ^皮去激活，而显性值驱动器572的输入端或控制端一皮连 接到准备好/忙碌信号线的运算模式。以这种方式，显性值驱动器 572可以被重新用于向公共信号线560提供准备好/忙碌信号。以这 种方式，公共信号线560可以被重新用于器件枚举以及准备好/忙碌 状态的传输。然而，当在一个实施例中显性值驱动器572^f又可以用 于将准备好/忙碌状态驱动到公共信号线560时，而隐性值驱动器 570和显性^直驱动器572都可以用于器件才文举，如在以下更详细;也 描述。
应当注意，在隐性^i驱动器570中的、电^各连4妄在供电电势 VCC和连接节点550之间的晶体管可以被认为是用于驱动隐性位 (位l)的"位l晶体管"。此外，电^各连^妻在参考电势GND和连
接节点500之间的晶体管可以被认为是用于驱动准备好/忙碌信号 (R/B信号)的显性位的"位0晶体管"。此外，应当注意，可以在 例如闪存管芯上实现该器件500。然而自然;也，可以在其他集成电 ^各上或者与其他电if各或存^f诸:技术相结合地实现该器件500。
接下来，将假设多个器件500 (即，至少两个器件500)被连 接到7>共信号线310。例如，可以通过相应器件500来代替三个器 4牛320、 330禾口 340或者器寸牛320、 330和340中的至少两个。下面，
将参照图6描述在本发明的实施例中可在公共信号线310 (也被表 示为"仲裁线")上呈现的可能信号。
图6示出了信号的图示。第一图示610示出了将通过第一器件 320驱动到公共信号线310的信号。横坐标612描述时间，以及纵 坐标614描述将通过驱动器324 (如图5所示，其可以通过驱动器 524来实现)输入或驱动到公共信号线的信号值。通过控制电路322 (如图5所示，其可以通过控制电路522来实现)来提供在第一图 示610中示出的信号。第二图示620示出了将通过第二器件330的 驱动器334输出或驱动至公共信号线310的信号。横坐标622描述 时间，以及纵坐标624描述将由第二器件330的驱动器334提供的 信号值。第三图示630描述了公共信号线310的实际信号值。横坐 标632描述时间，以及纵坐标634描述信号值。
如可从图6中看出的，在时间^之前，第一器件320的驱动器 324和第二器件330的驱动器334都^皮控制，以将相同的信号图案 驱动到公共信号线310。然而，在时间^与t2之间，第一器件320 的驱动器324纟皮控制为将显性值(例如，逻辑<直"0")驱动到7>共 信号线310，而第二器件330的驱动器334被控制为将隐性值(例 如，逻辑值"1")驱动到7>共信号线310。当在时间tl之前在第三 图示630中示出的信号线310的值表示将通过第一器件320和第二 器件330的驱动器324、 334驱动到公共信号线310的值时，在时
间t,与t2之间，信号线310获得显性值(例如，逻辑值"0")。换 句话说，即使第二器件330的驱动器334被控制以将隐性值驱动到 公共信号线310，公共信号线310在时间^与t2之间仍获得显性值。 在时间12之后，第二器件330的驱动器334被控制到未激活。例如， 器件330的隐性值驱动器570和显性值驱动器572可以未激活。从 而，在时间12之后，公共信号线310获得由第一器件320的驱动器 324马区动的^直。
换句话说，可以说第二器件330通过进入高阻抗"高-Z"状态 来"释》文"/>共信号线310。
综上所述，例如，器件320、 330、 340、 420、 430、 440、 500
可以具有下列能力
例如，通过激活显性值驱动器424、 434、 444、 572来将显性 <直马区动到7>共^言号线310、 410、 560;
侈寸3口，通过去-效5舌显寸生<直马区动器424、 434、 444、 572,并且通 过(可选地)激活隐性值驱动器570来将隐性值驱动到/^共信号线 310、 410、 560^以及
例力口，通过去;敫活显斗生^直马区动器424、 434、 444、 572禾口隐寸生 值驱动器570来释放公共信号线310、 410、 560;以及
例如，通过使用接收器326、 336、 346、 526来读取^>共信号 纟戋310、 410、 560的一犬态。
应当注意，可以不同方式实现上述功能性，并且在一些实施例 中实现附加功能性。例如，将显性值驱动到7>共信号线310、 410、 560可以在去激活或者不进4于去激活隐性值驱动器570情况下来#1
行。此外，释放公共信号线310、 410、 560可以仅包括去激活显性 值驱动器424、 434、 444、 572。即使当通过器件释方文7〉共信号线 310、 410、 560时，尽管电流消库毛可能高于在这种情况下所需的， 但器件的隐性值驱动器将可选地仍被激活。此外，在一些操作条件 下，7>共信号线310、 410、 560可以重新用于其他目的。
下面，将描述功能性，其可以在对应于图3、图4和图5描述 的器4牛320、 330、 340、 420、 430、 440、 500中实5见。侈'H口，以下 4苗述的功肯fe'l"生可以在4空弗'j电3各230、 322、 332、 342、 422、 432、 442、 522中实5见。
图7示出了用于基于唯一的第一数字将第二数字分配给器件的 方法的流程图。利用700在其整体中指出图7的方法。在一个实施 例中，方法700可以在连接到公共信号线的至少两个器件320、 330、 340、 410、 420、 430、 500中并行地执行。然而，在一些简单实施 例中，在通过公共信号线连接到另 一 器件的单个器件中执行方法 700是足够的。
为了说明，接下来将假设，以时间同步的方式在连接到公共信 号线的四个器件中并4亍执4亍方法700。图8示出了示例性步骤、相 应信号、以及在四个器件中并行实现方法700期间可能发生的中间 结果的图示。参照图8，第一列810描述了对第一器件执行方法700 的过程。第二列820描述了对第二器件执行方法700的过程。第三 列830和第四列840分别描述了对第三和第四器件执行方法700的 过程。
出于解释的目的，假设将二进制的第一数字"1001"(十进制 9)分配给第一器件。此外，假设将二进制的第一数字"0111"(十 进制7)分配给第二器件。将二进制的第一数字"1101"(十进制 13)分配给第三器件，以及将二进制的第一数字"0011"(十进制
3 )分配给第四器件。方法700以初始化计数器的第一步骤710开 始。通过图8中的850来表示将计数器初始化为例如0的初始值。 在方法700的第二步骤720中，选择第一数字的第一部分作为被选 取的部分。例如，第一器件选择其^皮分配的值"1001"的最主要位 "1"，第二器件选择其^皮分配的值"0111"的最主要位"0",第三 器件选择其被分配的值"HOI"的最主要位"1"，以及第四器件选 择其^皮分配的值"0011"的最主要位"0"。在后续步骤730中，器 件将第一数字的选取部分驱动到公共信号线。因此，第一驱动器将 值"1"驱动到公共信号线，第二驱动器将值"0"驱动到公共信号 线，第三驱动器将值"1"驱动到公共信号线，以及第四驱动器将 值"0"驱动到公共信号线。如上所述，出于示例的目的，假设值 "0"为显性值。因此，如图8的4亍852所示，信号线获得显性值 "0"。在第四步骤740中，器件检查信号线的状态是否表示第一数 字的选取部分。如上所述，第一器件将值"1"驱动到^^共信号线， 但将发现公共信号线获得了 "显性"值"0"。因此，第一器件将确 定信号线的状态("0")未表示第一数字的被选取的部分"1"。相 似地，第三器件将发现信号线的状态未表示第 一数字的被选取的部 分。相反，第二器件和第四器件将发现信号线的状态("0")表示 了第一数字的被选取的部分("0")。相对于检查步骤740，第一器 件和第三器件将执^f亍更改其计数器的第五步骤750。例如，如图8 的行854所示，使第一器件和第三器件的计数器加一。此外，如上 所述，根据步骤760，第一器件和第三器件将释放公共信号线。此 外，在步骤770中，第一器件和第三器件将等待下一枚举循环或者 枚举结束。相反地，由于在步骤740中第二器件和第四器件发现公 共信号线的状态表示了第 一数字的被选取的部分，所以第二器件 820和第四器件840将执行步骤780。换句话说，第二器件820和 第四器件840将检查第一数字的所有部分(其应当驱动到信号线) 是否已被驱动到信号线。在给定实例中，假设第一数字包括四个位， 其中，每个位均被认为是第一数字的一部分。如果仅将第一数字的
一个位(最主要位)被驱动到公共信号线，则第二器件820和第四 器件840将选4奪下一部分(例如，在最主要位之后的下一位)作为 第一数字的被选取的部分。对于第二器件820,下一被选取的位是 "1"(具有十进制权重4);对于第四器件，下一被选取的位是"O"。 第二器件820和第四器件840将执行步骤730，以将第一数字的各 个被选取的部分驱动到公共信号线。如可从图8的行856看出的， 第二器件820可将隐性值"1"驱动到公共信号线，以及第四器件 可将显性值"0"驱动到公共信号线。从而，如可从图8的行856 看出的，信号线将获得显性值"0"。从而，在步骤740第二器件820 将发现公共信号线的状态未表示第 一数字的被选取的部分，因此第 二器件820将才丸4亍步-骤750。 乂人而例如，如图8的4亍858所示，第 二器件820的计数器将加一。第二器件820将进行步骤760和770。 第二器件将释放信号线，并等待下一枚举循环或者枚举结束。在步
骤740,第四器件840将发现信号线的状态(图8的行856所示) 表示了第一数字的被选取的部分，因此将执行步骤780。在当前的 状态下，第一器件、第二器件、和第三器件810、 820、 830都已不 再参与枚举循环。因此，只有第四器件840将被驱动到公共信号线。 因此，第四器件840将再次经历步骤782、 730、 740、 780,从而将 值"1"驱动到^>共信号线。所述步骤在图8的行860中示出。此 夕卜，如图8的行862所示，第四器件将再次继续执行步骤782、 730、 740、 780,以将值"1"驱动到公共信号线。当到达步骤780时， 第四器件840将发现第一凄t字的所有部分(例如，四个位)都已经 驱动到信号线。因此，第四器件将#丸4亍步骤790,分配例如计数器 值O作为其第二值。然后，在步骤792，第四器件840将(可选地) 开始下一枚举循环。在后续枚举循环期间(在相同的枚举过程中)， 如步骤794所示，第四器件840将保持释放的公共信号线。
从而，开始新的枚举循环，其中，第四器件840不参与。将在 下一枚举循环已开始的检查操作772中寻找第一、第二、和第三器<牛810、 820、 830。因:t匕，第一、第二、和第三器^牛810、 820、 830 将^丸行步骤720，并为每一个选择到其第一ft字的第一部分(例如， 最主要位)作为^皮选取的部分。因此，在步骤730中，第一器件810 将其被选取的部分(逻辑值"1")驱动到信号线。第二器件820将 逻辑值"0"驱动到公共信号线，以及第三器件830将逻辑值"1" 驱动到公共信号线。从而，公共信号线将获得由第二器件820驱动 的显性逻辑值"0"。在步骤740中，第一器件810和第三器件830 将认为信号线的状态未表示其第一数字的被选取的部分，因此如图 8的行866所示，在步骤750中使其计数器的值增加，在步骤760 中释放公共信号线并在步骤770中等待下一循环或枚举结束。在步 骤740中，第二器件820将发现信号线的状态("0")表示了其第 一值的被选取的部分，从而将执行步骤780。然后，由于公共信号 线的状态不被其他器件(器件810、 830、 840都已经释放公共信号 线)影响(参见行868、 870、 872),因此第二器件将三次执行步骤 782、 730和740。在第二器件820将其第一凄t字的所有部分都驱动 到公共信号线之后，在步骤790中，第二器件820将分配其当前的 计数器值"1"，作为其第二值，以及可选地在步骤792中开始下一 循环。在枚举过程的下一循环中，第二器件820将保持释放的信号 线。然后，将开始下一循环，其中，仅有第一器件810和第三器件 830参加。在步骤720中，第一器件810和第三器件830再次选择 其第一凄t字的第一部分(例如，最主要位)作为^皮选取的部分。然 后，在步骤730中，第一和第三器件810、 830都将值"1"驱动到 公共信号线(参见图8的行874 )，并在步骤740中发现信号线的状 态"1"表示它们的^皮选取的部分。因此，第一器件810和第三器 4牛830 S寻才丸4亍步艰钇780、 782和730。在步驶《730中，3口图8的4亍 867所示，第一器件810将值"0"驱动到公共信号线，以及第三器 件830将至"1"驱动到公共信号线。信号线将获得显性值"0", 并且在步骤740中第三器件830将发现信号线的状态未表示其第一 数字的被选取的部分。第三器件830将其计数器的值增加(参加图
8的行878),释放公共信号线并等待下一循环或枚举结束(步骤750、 760、和770)。第一器件810将重复执行步骤780、 782、 730、 740， 并输出值"0"和'T，(参见图8的行880、 882)。最后，第一器件 810将执行步骤780、 790、 792和794，并分配其计数器值"2"作 为其第二值。接下来，可选地开始第四循环。由于〗又有第三器件830 被配置为在公共信号线上工作，因此第三器件830将其第 一数字的 一皮选取的部分连续地驱动到公共信号线(参力。图8的4亍884、 886、 888、 890)。最后，第三器件830将分配器计数器值"3"作为其分 配值。
应当注意，方法700实际上可以改变。例3口，可以选择不同的 计凄t器的初始j直。此夕卜，在步艰《750中，除加一之外的不同运算可 以应用于更改计lt器。例如，可以通过^[壬4可其<也更改运算来减小或 改变计lt器。此外，还可以除1之外的j直来改变计凄t器。此外，存 在不同的方式，来选择第一数字的选取部分，作为被选取的部分。 在给定实例中，选择了以先后顺序的单个位。然而，可以选择其他 选々奪算法。在一个实施例中，甚至可以在单个步-骤中选择多个位。 例如，可以并行方式更换多个位，^旦可能存在其他选^奪。此外，步 骤750-770可以-故结合成单个步骤。也可以改变这些步骤的顺序。 此夕卜，可以4吏用不同的终止标准来终止才丈举。例如，在一个实施例 中，对N个器件^Vf亍N-l次循环可以满足需要。在一种情况下，在 步骤722中可以发现不存在其他循环。因此，在步骤770中等待枚 举结束的器件在最后且唯一的器件达到步骤790时将立即分配器计 数器值，作为其第二值。从以上述可以看出，存在终止过程的各种 可能性，其可能更有岁文或者不太有效。然而，在方法700的一个实 施例中，存在步骤720、 730、 740、 750、 760、 780、和782。
存在多种用于开始下一循环的才文举方式。例如，可以〗吏用专用 信号或者一系列的信号。可选地，信道同步才几构或者预定定时可以 指示下一循环的开始。
方法700可以通过用于在开始扭J亍核心方法之前同步参与器件 的任何同步步骤来进行延伸。
下面，将示出几个应用实例，其中，可以应用上述理i仑。图9 示出了包括多个器件的系统的方框示意图。利用900在其整体中指 出图9的系统。系统卯0包括三个器件910、 920、 930，其连接到 />共信号线940。例如，/>共信号线940可以是用于自4文举的仲裁 线。例如，器件910、 920、 930中的每一个均可以包括如参照图2a 和图2b4苗述的器^f牛200。 t匕夕卜侈寸^口，器^f牛910、 920、 930中的每一 个均可以包括如参照图3描述的器件320、 330、 340，或者如参照 图4描述的器件420、 430、 440。可选地，器件910、 920、 930可 以包括如参照图5描述的器件500。在另一实施例中，器件910、 920、 930中的每一个均可以净皮配置为执行如对应于图7描述的方法 700。此夕卜，在一些实施例中，应满足器件910、 920、 930中只有 一个包4舌参照图2、图3、图4或图7描述的功能性。
可选地，系统卯0可以包括主才几950，其可以包4舌例如存^f渚控 制器的处理器的功能性。在一个实施例中，器件910、 920、 930通 过/>共信号线或仲裁线940与主才几950连《1妄。应当注意，7>共信号 线或仲裁线940可用于器件910、 920、 930的自冲文举(例如，在初 始化阶^殳)，以及用于主机950与器件910、 920、 930之间的通信。 器^f牛910、 920、 930可k乂通过Pf十力口纟戋W十力口J4连4妄至'J主才几950。侈'j^口， 可以存在输入/输出(I/O)线960。例如，输入/输出线960可作为 在主才几950与器件910、 920、 930之间的双向总线。例如，如果器 件910、 920、 930是NAND闪存器件，则输入/输出线960可用作 NAND凄t据公共总线。此外，在系统900中可存在一个或多个控制
信号970。例如，器件910、 920、 930可以通过控制信号970与主 才几950连4妄。在一个实施例中，4空制4言号970可以通过乂人主才几950 到器^f牛910、 920、 930的单向通4言。
在一个实施例中，器件910、 920、 930可以是芯片，其可以通 过/>共4言号线940侵_1#入/输出线960和4空制4言号970与主才几950连 >接。此外，在器件910、 920、 930作为多个单个芯片的情况下，器 件910、 920、 930可包括在多芯片封装980中。换句话说，在一个 实施例中，控制信号线940、输入/输出线960和控制信号970可以 在多芯片封装980中路由。
下面，将描述另一实施例。图10示出了才艮据本发明另一实施 例的系统的方片匡示意图。图10的系统简4b了图9的系统。因此， 相同的器件和信号将由相同的参考标号来表示。如可从图10中看 出的，例如，系统900可应用于NAND闪存芯片的才丈举。在系统 1000中，器<牛910、 920、 930可包括闪存管芯。在系纟充1000中， />共信号线940可以是准备好/忙石录线。才奐句话i兌，系统1000的7> 共信号线940在普通操作中可作为准备好/忙碌线，而在枚举过程期 间可作为冲文举线。此外，在系统1000中，專命入/车lT出线960可包4舌 一条或多条(例如，16条)数据线DQO到DQ15。控制信号970 可包括用于芯片使能信号(芯片^f吏能弁CE)、写4吏能信号(#WE)、 读使能信号(#RE)和写保护信号(#WP)。
综上所述，这里描述的理-论可适用于NAND多芯片封装或 NAND闪存多芯片封装。
如果连接到供电电压(供电电压VCC )的输入端口和小晶体管 在R/B线中实现(或连4妄到R/B线)，则准备好/忙碌线(R/B线) 可寻皮用作仲裁线。在一些实施例中，R/B线在速度和容量方面具有
更宽松的要求(例如，当与诸如信号线DQ或控制信号的存储芯片 的一些其他线相比4交时)。
下面，将描述现存理i仑的一些其他方面。才艮l居本发明的一些实 施例，期望利用很少或者不利用与主机的交互来执行器件(例如， 不同的集成电路或存储芯片)的枚举。在一些实施例中， 一组管芯 可不利用主机的开始信号开始枚举过程或者自分配过程。相反地， 一组管芯可以当电源达到触发电压时开始才文举过程或者自分配过 程。然而，存在一些情况，其中，不能在上电之后相对同步地开始 自枚举。例如，可能存在不能，或者太贵而不能(足够精确地)实 现阈值电压的检测电路的情况。还可能存在开始自枚举过程所需的 时间从一个集成电路到另 一集成电路改变的太多的情况。在这些情 况下，可以期望实现同步过程或者使用足够长的唯一ID。
在一个实施例中，例如，可使用触发电压来实现多个芯片的同 步。可选地或者附加地，可以4吏用足够长的ID以确^呆正确的自才文 举。可选地(或者附加地)，可将同步序列用于触发自才文举过禾呈的开始。
关于足够长ID的^f吏用，可以^假设在所有集成电^各(IC)中， MAX_TIME是在过程开始时的最大期望区别。在一个实施例中， 选择足够长的集成电路唯一 ID的长度，使得在时间MAX_TIME之 后传输的位数(例如，从上电开始测量)足够长，以保证每个集成 电路(涉及自枚举)传输不同数字。以这种方式能够确保正确的自 枚举。
下面，将描述可以怎才羊将同步序列用于同步多个芯片，例如， 自枚举。如果例如不能提供足够长的唯一 ID ，则可以期望传递同步 序列的位。下面，将描述可能实现的同步过程。这里，假设多个集 成电路(IC)连接到同步线。在一个实施例中，所有集成电路在上
电之后，如果它们不能检查到在同步线上的任何激活，则它们开始
发送序列"101010..."，该序列足够长以确〗呆所有集成电路已开始
发送序列。
在发送同步序列期间，所有集成电路可以监控线。如果一个集 成电路检查到冲突，则检查到冲突的集成电路停止，以传送序列， 并继续对同步线进行监控。这可以避免同步线的干扰。完成同步序 列发送(例如，在已发送了预定数量的同步序列或撞击之后)的第
一集成电^各开始发送例如2个或多个显性位或显性值。例如，两个 或多个显性位或显性值可以形成开始序列。在NAND运算(或者线 与运算)的情况下，显性位可以是"0"。开始序列的结束可以触发 对于监控同步线的所有集成电路的自枚举的开始。
下面，将进行对于公共信号线上的显性位(或者显性值)和隐 性位(或者隐性值)的生成的详细描述。例如，如果^f吏用信号线以 执行自枚举，则可以期望在公共信号线(例如，在仲裁线上)上具 有一个显性值(也一皮表示为显性位)和一个隐性值(也纟皮表示为隐 性位)。例如，显性值或显性位的驱动器可以比在总线上存在的所 有隐性值(或隐性位)的驱动器的总和更强。
例如，显性值(或显性位)可以是"0",以及隐性值(或隐性 位)可以是"1"。例如，"0"和"1"表示逻辑值，其可由对应信 号值(例如，电势)来表示。
然而，在上述情况下可以存在对显性^直和隐性值的另一定义。 如果一个器件在线(也被指定为公共信号线)上输出值"0"，并且 所有其他器件驱动值"1",则线的读取将仍输出值"0"。
在一个实施例中，如果系统被设计使得假设N个器件参加枚 举，则连接到公共信号线的显性驱动器优选地被设计，使得如果连
接到信号线的N个器件中只有一个显性值驱动器被激活并且如果 连接到公共信号线的N-1个隐性值驱动器被激活，则公共信号线获 得显性值。
下面，将简要地总结根据本发明的实施例的枚举过程。在一个 实施例中，唯一数字(也被指定为唯一第一值数字或"第一数字") 存储在被设计为参与自枚举的每个器件中。在一个实施例中，唯一 数字将被存储在处于晶片等级测试的每个器件(或多个器件中的至 少一个)中。然而，唯一数字可以被存储在执行步骤的任何其他器 件处。
例如，可以光刻掩模的方式或者用于生成器件的半导体结构的 任^T其他方法来i殳置唯一凄t字。因此例如，、唯一^:字可以^皮存々者在 器件的只读存储器中。可选地，唯一数字可以被存储在器件的单写 多读(WORM)存储器中。例如，唯一数字可以存储在器件的PROM 结构、器件的EPROM结构、器件的EEPROM结构、或者FLASH 存储器结构中。然而，其他非易失性存储器或易失性存储器可以被 用于存储唯一数字或"第一数字"。
例如，唯一数字可以对于由相同公司生产的相同类型的所有管 芯是。参一的。然而，可能存在其〗也可能性。例如，，唯一凄t字可以对— 于在单个晶片上生成的一组芯片是唯一的。才艮据本发明的一个实施 例，应当满足唯一凄t字在连接以形成自才丈举组的多个芯片(即，4皮 此接触用于执行自枚举的一组芯片)中是唯一的。
在可选实施例中，通过集成到器件中的随机数生成器来生成唯 一#:字(或第一数字)。例如，可以在器件上电时生成随枳4史。
然而，在另一实施例中，还可以通过例如外部唯一数字提供者 将唯一标识符从外部提供给器件。
在上述描述中，假设在仲裁线中的显性值(或显性位)是"0"。
然而，如果仲裁线的显性值或显性位是例如"r,则当前定义也可
以自然i也适用。
此外，当前定义还适用于定义了仲裁线的至少两种状态的情况 下。在这种情况下， 一种状态(例如，由电势表示)可以^皮用作显性值。
在一些实施例中，在对多芯片封装中的一个器件(或集成电路)
打包后，期望将其他ID数字(还指定为第二数字)分配给器件或 集成电^各。应当注意，理i仑上将可以^吏用^眷一ID^t字(第一凄t字) 对单个管芯(或者一个器件或一个集成电路)进行寻址。然而，在 很多情况下的唯一ID数字太长，并且例如可以是8-16字节长。在 一些应用中，可以期望4吏用普通通信协i义(例如，多芯片NAND FLASN)，其使用特定命令来对多个管芯(例如，表示为"DIE1"、 "DIE2")进行寻址。例如，运算"CMD0xFl"用于读取第一管芯 或第一芯片(芯片1)的状态寄存器。例如，运算"CMD0xF2"可 用于读取第二管芯或第二芯片(芯片2)的状态寄存器。关于上述 可用于对不同管芯进行寻址的标准命令，通常期望将短且渐进的凄t 字用于在包或多芯片封装中的所有芯片(或管芯)。换句话说，有 时可以期望具有最少量的代表位。
在对多芯片封装(MCP)上电之后，可通过外部主才几发布适当 的信号序列，以初始化自冲文举序列。然而，可选地，可以不进行如 上所述的与主才几的相互作用，来出发自冲欠举序列。
然后，所有器件可以开始将唯一数字连续地输出到仲裁线，与 此同时监控仲裁线(也被指示为"公共信号线")的状态。
如果 一 个器件证实了其想要输出的位与仲裁线的状态之间不
同，则器件可以停止驱动仲裁信号或者仲裁线。已经参照图6描述 了该功能性。在时间"，第二器件(器件B)想要将值"1"驱动到 仲裁线，但仲裁线由通过第一器件(器件A)驱动到仲裁线的值"0" 控制。因此，存在由第一器件(器件A)和第二器件(器件B)驱 动的值之间的冲突。然而，值"0"获胜，这是因为值"0"是显性 值或显性位。从而，"较自由的"器件(即，将隐性值"1"驱动到 公共信号线的第二器件，器件B)将公共信号线设置成高阻抗(高 -Z)状态。
只有一个器件可以结束全部唯一数字输出，并且例如将作为具 有最低唯一数字的那个器件。例如，该器件可^L称作"获胜器件"。
存储由完成序列的获胜检测的沖突数量，其将作为该器件的ID 数字(或者第二数字)。
在进入非激活模式(其中，例如器件可以将所有输出线保持在 高阻抗或者高-Z状态)之前，获胜器件可以向所有其他器件发信号， 以再次开始序列。可以很多不同的方式来进行该发信号过程例如，
举序列的新循环)。可选地(或附加地)，其他信号线或控制线可用 于向其他器件传送信号，以再次开始序列。
例如，可以重复过程直至在仲裁线上将4企测不到激活，/人而外 部主才几可以断电或者继续^U于其4也动作。
作为结果，(参加自枚举的)所有器件将利用渐进的不同数字 来自枚举自己。可以重复该过程。当重复该过程时，总可以获得相 同的ID分國己。
关于图5的电路500,应当注意需要仔细设计在连接节点550 与供电电势VCC之间形成电路的晶体管(也表示为"位1晶体管")。 下面，假设多个器件500将被连接到公共信号线，例如，准备好/ 忙碌线(R7B线)。例如，当激活了在准备好/忙碌线(R/B线)上 的所有"位1晶体管，，(至少一个)并且仅激活了一个"位0晶体 管"(在连接节点550与参考电势GND之间形成电路)时，呈现在 准备好/忙碌线上的4言号必须:帔读耳又为"0"。在一个实施例中，当除 了一个器件的所有器件的隐性值驱动器570被激活，并且只有单个 显性值驱动器572被驱动时呈现在准备好/忙碌线上的电平必须使 得接收器电路526可靠地4企测到该电平为表示显性值的电平。
参照图5的器件500,应当注意，简单器件可以包括显性值驱 动器572。因此，乂人具有准备好/忙碌线的简单器件开始，添加隐性 值驱动器570、接收器电路526和控制电路522以实现自枚举机构 将是足够的。在一个实施例中，由590表示的电路部分可与将存在 于NAND存储器中的准备好/忙碌线连4妾。
例如，可在闪存管芯上实现驱动器电^各524、 *接收器电路526 和控制电^各522。
下面，将描述本发明的一些实施例的一些其他方面。对于诸如 NAND闪存的一些类型的器件，其中描述的理论和方法将通过最小 研究成果来实现。
可通过使用准备好/忙碌信号线而不添加任何额外焊盘以及不 对性能进行任何折中来实现仲裁线。
在一些情况下，已将唯一ID(例如，第一数字)存储到晶片分 类器件处(器件或集成电路中)。
在一些实施例中，主才几开销^皮最小化。在一些实施例中，主机 夂f又需要开始序列。在另一些实施例中，即-使没有主才几动作也可以开 始自枚举。
在一些实施例中，在测试期间存储在芯片上的唯一 ID被评估 的情况下，可以保证每次应用该过程，都将创建相同的管芯-ID数 字关4关。然而，还可以通过随枳4t生成器来创建p舉一lt字(或者第 一数字)。
本发明的一些实施例可用于枚举在多芯片封装中的闪存管芯。
本发明的一些实施例将可以与现存和其他高浓度多芯片器件 相结合使用。在这种器件中，有时需要具有连接到所有芯片的所有 电信号，因此不能使用电信号(独立芯片选择信号"弁CE")来选择 单个管芯。例如，可以通过4吏用将由芯片识别的命令和/或地址来选 才奪管芯。例如，在NAND闪存中，将通过最后一个地址循环的最后 一位来选4奪芯片。为了实现该过程，并且为了避免沖突，有时期望 值包中的每个管芯都具有与在相同包中所有其他管芯的ID数字不 同的唯一ID数字。在一些实施例中，期望唯一ID使用最少位。例 如，对于16-管芯堆叠，仅需要四个位。此夕卜，有时期望唯一ID是 渐进的。文中描述的一些实施例提供了不添加任何额外焊盘并且基 本不增加器件的复杂性来分配该ID的可能性。
本发明的 一 些实施例可以通过4吏用焊4妄选项或附加焊盘来消 除对指定在堆叠器件内器件的需要。文中描述的一些实施例可适用 于NAND闪存器件。然而，文中描述的一些实施例还可以应用于其
他器件。
在特定环境下，将需要在实现文中描述的理-论时将一个焊盘 (甚至是几个焊盘)添加到传统器件。
下面将概况本发明的一些实施例
在多芯片封装中的管芯可以通过外部主机的最小努力成果来 对自己进行自枚举。 一些实施例包括电路和过程，以能够通过使用 仲裁线自枚举每个管芯。在该仲裁线上，所有芯片(或管芯)可以 通信，以自己分配唯一 H又在包内)渐进lt字。在仲裁阶4殳之后， 相同的信号可用于普通动作。
对于诸如NAND闪存的一些类型的器件，可利用最小努力成 果来实现该方法。可以在不增加任何外部焊盘并且不对任何性能进 行折中的情况下，在准备好/忙碌信号(R/B信号)中实现仲裁线(或 公共信号线)。
在一些情况下，已将唯一ID(或第一数字)存储在晶片分类处。
在一个实施例中，主才几开销一皮最小化。在一些实施例中，主冲几 4又需要开始序列。在另一些实施例中，不需要任何主4几动作来4丸4亍 自枚举。
使用存储在非易失性存储器中的唯一 ID的一些实施例将保证 每次应用该过程，都将创建相同的管芯-ID It字关联。然而，存在 可以通过随枳4t生成器来创建p眷一lt字的 一 些实施例。
在一些实施例中，下列特定方法和相关电鴻"故应用于在多芯片 封装中的 一组芯片的自枚举
显性位和隐性位； 自枚举过程。
上述发明将与包含闪存NAND管芯的多芯片封装相结合来实 现。使用准备好/忙碌(R/B )信号(其将存在于闪存NAND存储器 中)特别适于该方法。
本发明的一些实施例可用于新生成的NAND闪存器件的设计， 以支持多芯片设计。
在一些实施例中，随初j数可用作预定数字或唯一^t字(或第一 凄史字)。如果值管芯上永久唯一ID不可用，贝'将4吏用该解决方案。
在一些实施例中，可以通过主才几或器件控制器的帮助来开始自 枚举过程。在每次启动处执行自枚举时，并且如果主机不适于开始 过程，则将使用这种实现。例如，将存在不能更改用于开始自枚举 过详呈的主才几的系统。以上描述了 一些实施例如《可可以不利用主才几的 帮助来开始自冲文举。
本发明的 一些实施例提供了增加并联连接以共享相同信号的 管芯的方法。在一些实施例中，其可使用与在通信系统中利用的方 法相同的方法来实现。本发明的 一 些实施例可用于作为存储模块的 新边界的多管芯堆叠。本发明的 一 些实施例均具有对现存信号或系 统非常有限的影响，并且可以容易地在已经可用的:&计中实现。
可以在现存和其他应用中使用本发明的一些实施例，以识别多 芯片器件。在一些现存和其他应用中，期望仅具有一个芯片使能 (弁CE)信号。可以通过解码地址来对单个管芯寻址。为了实现该 方法并避免冲突，将可以期望包中的每个管芯均具有区别于相同包 中的所有其他管芯的唯一 ID数字。本发明的一些实施例提供了一 种方法，以能够在不增加任何附加焊盘并且不改变现存多芯片封装 方案的情况下来进行对所有管芯的特定冲丈举。
权利要求
1.一种用于通过将第二数字分配给多个器件中的一个器件来进行枚举的方法，所述多个器件中的每个器件均具有不同的唯一的第一数字，所述方法包括比较所述第一数字的至少一部分；以及根据比较结果将所述第二数字分配给所述多个器件中的一个器件。
2. 根据权利要求1所述的方法，其中，比较包括连续比较通过 之前的比较过程的多个器件的第 一数字的至少 一部分，直至剩 余一个器件，其中，所述第二数字纟皮分配给所述剩余的一个器件。
3. 根据权利要求2所述的方法，其中，在后续比较过程中比较所 述第一凄t字的不同部分。
4. 根据权利要求2所述的方法，其中，所述第一数字包括二进制 数字的顺序，并且其中，当连续比较时，根据所述顺序比较不 同的二进制数字。
5. 根据权利要求1所述的方法，还包括针对未分配所述第二数 字的器件重复比较和分配。
6. 根据权利要求1所述的方法，其中，比较所述第一数字的至少 一部分包括将表示所述第 一数字的至少 一部分的信号提供给 信号线；以及包括检测所述信号线的状态，其中，所述信号线 能够获得不同的状态，这些所述状态至少包括第一状态和第二 状态，其中，当提供给所述信号线的至少一个信号对应于所述 第一状态时，所述信号线包括所述第一状态，以及其中，当提 供给所述信号线的所有信号对应于所述第二状态时，所述信号 线包括所述第二状态。
7. 根据权利要求1所述的方法，还包括将不同的唯一的所述第 一数字分配给所述多个器件中的器件。
8. 根据权利要求1所述的方法，其中，不同的唯一的所述第一数 字包括器件专用号、序列号、表示所述器件类型的标识符、表 示所述器件制造商的标识符、晶片号、所述器件在所述晶片上 的位置、随机数、伪随机数、和/或预定数中的至少一个。
9. 根据权利要求1所述的方法，其中，所述第二数字短于所述第 一数字。
10. 根据权利要求1所述的方法，其中，所述第二数字包括能够将 不同的第二数字分配给所述多个器件中的每个器件所需的最 小长度。
11. 根据权利要求1所述的方法，还包括接收触发信号或者供电 信号，其中， 一旦收到所述触发信号或所述供电信号，就开始比專交所述第一ft字的至少 一部分。
12. 根据权利要求2所述的方法，还包括对器件没有通过的比较 过程进行计数，并根据所述计数来分配所述第二数字。
13. 根据权利要求1所述的方法，其中，通过所述多个器件来执行 所述比4交禾口分配。
14. 根据权利要求1所述的方法，其中，所述多个器件中的每个器 件均包括集成电路、存储器件、或存储电路。
15. —种通过将第二数字分配给具有相对于其他器件来说不同的 第一数字的器件来进行枚举的方法，所述方法包括将所述不同的第 一数字的至少 一个二进制数字4是供给连 接到所述器件的信号线，并针对每个被提供的二进制数字来检 测所述信号线的状态，其中，所述信号线能够获得不同的状态， 这些所述状态至少包括第一状态和第二状态，其中，当提供给 所述信号线的至少 一 个信号对应于所述第 一 状态时，所述信号 线包括所述第一状态，以及其中，当提供给所述信号线的所有 信号对应于所述第二状态时，所述信号线包括所述第二状态；比较所述信号线的状态和所述提供的二进制数字；以及基于所述信号线的状态与所述提供的二进制数字的比较 结果，将所述第二数字分配给所述器件。
16. —种通过将第二数字分配给具有相对于其他器件来说不同的 第一数字的器件来进行枚举的方法，所述方法包括将所述第一数字的至少一个二进制数字连续地提供给连 接到所述器件的信号线，当所述器件通过之前的比较过程直至 剩余一个器件时，针对每个提供的二进制数字连续地检测所述 信号线的状态，其中，所述信号线能够获得不同的状态，这些 所述状态至少包括第一状态和第二状态，其中，当提供给所述 信号线的至少 一 个信号对应于所述第 一 状态时，所述信号线包 括所述第一状态，以及其中，当提供给所述信号线的所有信号 对应于所述第二状态时，所述信号线包括所述第二状态；在所述器件通过之前的比较过程直至剩余一个器件时， 连续比较所述信号线的状态和所述提供的二进制数字；对器件没有通过的比较过程进行计数；以及 当所述器件是连接到所述信号线的一个剩余器件时，根 据所述计数并根据所述信号线的状态和所述提供的二进制数 字的比较结果来将所述第二数字分配给所述器件。
17. —种通过将第二数字分配给器件来进行枚举的器件，所述器件 包括第一存储位置，用于存储第一数字； 第二存储位置，用于存储第二数字；以及电路，连接到所述第一存储位置和所述第二存储位置， 所述电3各将所述第一凌t字的至少一部分和与另 一器件相关4关 的不同第 一数字的一部分进行比较，并根据比较结果将第二数 字分配给所述器件。
18. 根据权利要求17所述的器件，其中，所述电路还比较通过之 前的比4交过程的多个器件的第 一凄t字的至少 一部分，直至剩余 一个器件，以及其中，当所述器件是所述剩余的一个器件时， 所述电路将所述第二数字分配给所述器件。
19. 根据权利要求18所述的器件，其中，所述电路在后续比较过 程中比较所述第一数字的不同部分。
20. 根据权利要求17所述的器件，其中，所述电路适于重复比较 所述第 一数字的至少一部分与不同第 一数字的至少 一部分，直 至将所述第二数字分配给所述器件。
21. 根据权利要求17所述的器件，还包括驱动电路，连接到信 号线，并将表示所述第一数字的一部分的信号提供给所述信号 线，以及针对所述第一数字的每个被提供的部分检测所述信号 线的状态，其中，所述信号线能够获得不同的状态，这些所述 状态至少包^^第一状态和第二状态，其中，当4是供给所述信号 线的至少 一个信号对应于所述第 一状态时，所述信号线包括所 述第一状态，以及其中，当提供给所述信号线的所有信号对应 于所述第二状态时，所述信号线包括所述第二状态，以及其中， 所述电路适用于至少比较所述信号线的所述状态与所述第一 数字的对应的被提供的部分。
22. 根据权利要求17所述的器件，还包括其他电路，用于将所 述第一数字分配给所述器件。
23. 根据权利要求17所述的器件，其中，所述第一数字包括器件 专用号、序列号、表示所述器件类型的标识符、表示所述器件 制造商的标识符、晶片号、所述器件在所述晶片上的位置、随 机数、伪随机数、预定数字和/或唯一数中的至少一个。
24. 根据权利要求17所述的器件，其中，所述第二数字短于所述 第一数字。
25. 根据权利要求17所述的器件，其中，所述第二数字包括能够 将不同的第二数字分配给其他器件中的每一个所需的最小长度。
26. 根据权利要求17所述的器件，其中，所述器件接收触发信号 和/或供电信号，其中， 一旦收到所述触发信号或所述供电信 号，所述电i 各就将所述第 一数字的至少一部分与和另 一器件相 关联的不同第 一凌t字的至少 一部分进4亍比4交。
27. 根据权利要求18所述的器件，还包括计数器，所述计数器 确定器件没有通过的比4交过程的计fc其中，所述电^各才艮据所 述计凄t来分配所述第二ft字。
28. 4艮据权利要求17所述的器件，其中，所述器件包括集成电路。
29. —种器件，包括用于存储第一数字的装置； 用于存储第二数字的装置；用于比较所述第 一数字的至少 一部分与和另 一器件相关 联的不同第一数字的一部分的装置；以及用于基于比较结果将所述第二数字分配给所述器件的装置。
30. —种系统，包括第一器件，包括用于存储第一数字的第一存储位置和用 于存储第二数字的第二存储位置；第二器件，连接到所述第一器件，所述第二器件包括用 于存储第 一数字的第 一存储位置和用于存储第二数字的第二 存储位置，所述第二器件还包括电路，用于将所述第二器件的 所述第一^t字的至少一部分与所述第 一器件的所述第 一数字 的至少 一部分进行比较，所述电路根据比较结果将第二数字分 配给所述第二器件。
全文摘要
本发明的实施例描述了一种枚举的方法。该方法包括将第二数字分配给多个器件中的一个器件，其中，多个器件中的每个器件均具有不同的唯一的第一数字。该方法包括比较多个第一数字的至少第一部分，并根据比较结果将第二数字分配给多个器件中的一个器件。
文档编号G11C16/08GK101364441SQ20081013338
公开日2009年2月11日 申请日期2008年8月11日 优先权日2007年8月10日
发明者奥雷斯特·贝尔纳迪 申请人:奇梦达闪存有限责任公司