专利名称：一种eeprom数据保护电路的制作方法
技术领域：
本实用新型涉及数据存储器的保护电路，具体的说，涉及一种EEPROM数据 保护的电路。
技术背景EEPROM是电可擦除、可编程多次重复写入的存储芯片，多釆用I2C串行双 线接口，只需低压供电，对部分存储空间有写保护引脚，在低压低功耗的系统 中有着广泛的应用。EEPROM芯片在电视系统中的作用是用力保存用户频道、图 像参数等信息，因为这些信息直接影响电视节目的收看，对电视机正常功能的 实现非常关键，所以对保证EEPROM中数据的正确是非常重要的。但目前平板电 视的电路系统非常复杂，系统"C总线上器件很多，而电视作为家电类的产品， 用户的操作很频繁，如果电器使用环境也较复杂，有时就会出现EEPROM中数据 错误、丢失等现象，造成整机功能的不正常，出现频道丟失、图像参数错乱等 问题。实验表明，数据的改写或丢失通常发生在电视机开机瞬间，原因是此时电 路工作尚未稳定，若有脉冲干扰总线，可能会使总线误写入数据，使EEPROM 中的数据被改写或数据丢失。只要在开机和关机瞬间对EEPROM进行写保护，即 可解决存储器数据被改写或丟失的问题。 实用新型内容本实用新型的主要目的是提供一种有效的EEPROM数据保护电路，从而避免 EEPROM中的数据丟失或者被破坏。本实用新型釆用如下技术手段来实现发明目的一种EEPROM数据保护电路，包括用于与EEPROM芯片相连接的端口和用于与 CPU相连接的端口，另外，它还包括EEPROM写保护控制电路，CPU通过所述EEPR0M写保护控制电路与EEPR0M芯片相连接，CPU通过控制所述EEPR0M写保 护控制电路导通和关闭，从而控制EEPR0M芯片的供电时序。为了解约成本，简化电路结构，本实用新型采用分立元器件组建所述的 EEPROM写保护控制电路，其具体组成结构可采用下面两种方式实现一种结构是所述EEPR0M写保护控制电路包括控制EEPR0M芯片供电时序的 开关元件和电压下拉电路，所述开关元件的控制端连接CPU和系统电源，选通 端连接在系统电源和EEPR0M芯片之间，所述电压下拉电路一端连接EEPR0M芯 片的电源引脚，另一端接地。所述开关元件为PNP型三极管，所述PNP型三极管的基极分别通过分压电路 一、分压电路二与CPU和系统电源相连接，发射极通过滤波电路连接系统电源， 集电极连接EEPR0M芯片的电源引脚。所述开关元件为P沟道M0S管，所述M0S管的4册才及分别通过分压电路一、分 压电路二与CPU和系统电源相连接，源极通过滤波电路连接系统电源，漏极连 接EEPR0M芯片的电源引脚。所述的分压电路一包括分立元件电阻R3，所述的分压电路二包括分立元件 电阻R2，所述的滤波电路包括分立元件电阻R1。所述的电压下拉电路包括分立元件电阻R4，电阻R4两端并联有电容C1。第二种结构是所述EEPR0M写保护控制电路包括控制EEPROM芯片供电时序 的开关元件，所述开关元件的控制端连接CPU和系统电源，选通端的一端连接 系统电源和EEPR0M芯片的电源引脚，另 一端接地。所述开关元件为NPN型三极管，所述NPN型三极管的基极分别通过分压电路 一、分压电路二与CPU和系统电源相连接，集电极通过EEPROM芯片的电源引脚 和滤波电路与系统电源相连才妾，发射极接地。所述开关元件为N沟道M0S管，所述N沟道M0S管的栅极分别通过分压电路 一、分压电路二与CPU和系统电源相连接，漏极通过EEPROM芯片的电源引脚 和滤波电路与系统电源相连接，源极接地。 所述的分压电路一包括分立元件电阻R3，所述的分压电路二包括分立元件 电阻R2，所述的滤波电^^包括分立元件电阻R1。本实用新型的优点和积极效果是本实用新型通过改变EEPR0M芯片的供电 方式，将原来的芯片电源引脚直接和系统电源相连接，改为芯片上电通过开关 元件控制，开关元件受系统中特定信号控制，以便可以控制EEPROM芯片的供电 时序。这样在电视系统上电瞬间，系统处于不稳定的状态时，EEPROM芯片处于 不通电的状态，数据不会被改写，上电后系统稳定，在特定信号控制下EEPROM 芯片得电工作。如此可以有效的解决EEPROM数据丟失的问题。另外，本实用新 型的开关电路设计非常简单，思路比较奇特，且效果非常有效，在几乎不增加 成本的情况下解决了工厂生产和用户使用的EEPR0M数据丟失问题,使电视产品 的稳定性得到提高，同时本实用新型也可以在其他类似系统上推广使用。
图l是本实用新型其中一种实施例的电路原理图。 图2是本实用新型另一种实施例的电路原理图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型作进一步的详细描述。通过一个满足需求功率的开关元件控制对EEPR0M的供电，开关元 件由中央处理器通过GPIO(通用输入输出端口)控制，当系统刚上电 时，开关元件不导通，EEPR0M芯片处于不通电的状态，芯片里的数据 是安全的，上电已经稳定后，开关元件导通，EEPR0M芯片得电开始工 作。GPIO控制开关元件在系统上电稳定后软件开始读EEPROM数据之 前导通，具体的时序由系统软件控制实现。为降低系统开发的复杂性， 具体的GPIO实现通常不需要为此目的单独设计一个10 口 ，可以利用 系统本身的RESET等信号，只要其时序能满足要求即可。为了节约成本，简化电路结构，本实用新型釆用分立元器件组建所述的EEPROM写保护控制电路，其具体电路结构参见图1、图2所示。实施例一，如图1所示，开关元件的控制端分别通过分压电阻R3、 R2连 接CPU的GPIO和系统电源，所述开关元件在其控制端为低电平时导通，开关元 件的选通端连接在系统电源和EEPR0M芯片之间，系统电源和开关元件的选通端 之间还连接有滤波电容R1。 EEPR0M芯片的电源引脚通过电阻R4接地，电阻R4 两端并联有滤波电容C1。在本实用新型中，所述的开关元件可以采用PNP型三极管Ql或者P沟道 MOS管实现。图1中示出了采用PNP型二极管作为开关元件的具体电路连接关 系。其中，所述PNP型三极管的基极分别通过分压电阻R1、 R2与CPU和系统电 源相连接，发射极通过滤波电阻连接系统电源，集电极连接EEPROM芯片的电源 引脚。其工作原理是通过一个满足需求功率的PNP型三极管Ql控制对 EEPROM的供电，PNP型三极管Ql由CPU通过GPIO控制，当系统刚上 电时CPU输出的信号为高电平，PNP型三极管Ql不导通，EEPROM芯 片的电源引脚通过下^立电阻R4接地，EEPROM芯片处于不通电的状态， 芯片里的数据是安全的，上电稳定后，CPU控制输出信号变低，NPN 型三极管Ql处于饱和导通状态，电源对EEPROM供电；CPU的输出信 号可为RESET-NVM —WP—NANDFLASH 4言号，it匕j言号是系乡充CPU复<立完成 后发出来对外围芯片的进行复位的，此信号有效时系统已经稳定，系 统关闭时，此信号也会先无效，从而可以有效保护EEPROM中的数据。实施例二，如图2所示，开关元件的控制端分别通过分压电阻R3、 R2连 接CPU的GPIO和系统电源，所述开关元件在其控制端为高电平时导通，电源、 滤波电阻R1、 EEPROM芯片的电源引脚、开关元件的选通端依次串接后接地。在本实用新型中，所述的开关元件可以采用NPN型三极管Ql或者N沟道 MOS管实现。图2中示出了采用NPN型二极管作为开关元件的具体电路连接关 系。其中，所述NPN型三极管的基极分别通过分压电阻R1、 R2与CPU和系统电 源相连接，集电极连接EEPROM芯片的电源引脚和滤波电阻R1，滤波电阻Rl的 另一端连接系统电源，发射极接地。
其工作原理是通过一个满足需求功率的NPN型三极管Ql控制对 EEPROM的供电，NPN型三才及管Ql由CPU通过GPIO控制，当系统刚上 电时，CPU输出的信号为高电平，NPN型三极管Ql处于饱和导通状态， EEPR0M芯片的电源引脚接地，EEPR0M芯片处于不通电的状态，芯片 里的数据是安全的，上电稳定后，CPU控制输出信号变低，NPN型三 极管Ql不导通，电源对EEPR0M供电；CPU的输出信号可为 RESET-NVM-WP-NANDFLASH信号，此信号是系统CPU复位完成后发出来 对外围芯片的进行复位的，此,信号有效时系统已经稳定，系统关闭时， 此信号也会先无效，从而可以有效保护EEPROM中的数据。当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上 述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、 改型、添加或替换，也属于本实用新型的保护范围。
权利要求1、一种EEPROM数据保护电路，包括用于与EEPROM芯片相连接的端口和用于与CPU相连接的端口，其特征是还包括EEPROM写保护控制电路，CPU通过所述EEPROM写保护控制电路与EEPROM芯片相连接，CPU通过控制所述EEPROM写保护控制电路导通和关闭，从而控制EEPROM芯片的供电时序。
2、 才艮据权利要求1所述的EEPROM数据保护电路，其特征是所述EEPROM写保 护控制电路包括控制EEPROM芯片供电时序的开关元件和电压下拉电路，所述开 关元件的控制端连接CPU和系统电源，选通端连接在系统电源和EEPROM芯片之 间，所述电压下拉电路一端连接EEPROM芯片的电源引脚，另一端接地。
3、根据权利要求2所述的EEPROM数据保护电路，其特征是所述开关元件为 PNP型三极管，所述PNP型三极管的基极分别通过分压电路一、分压电路二与 CPU和系统电源相连接，发射极通过滤波电路连接系统电源，集电极连接EEPROM 芯片的电源引脚。
4、 根据权利要求2所述的EEPROM数据保护电路，其特征是所述开关元件为 P沟道MOS管，所述MOS管的栅极分别通过分压电路一、分压电路二与CPU和 系统电源相连接，源极通过滤波电路连接系统电源，漏极连接EEPROM芯片的电 源引脚。
5、 根据权利要求3或4所述的EEPROM数据保护电路，其特征是所述的分压 电路一包括分立元件电阻R3，所述的分压电路二包括分立元件电阻R2，所述的 滤波电路包括分立元件电阻Rl。
6、 根据权利要求2所述的EEPROM数据保护电路，其特征是所述的电压下拉 电i 各包括分立元件电阻R4，电阻R4两端并联有电容C1。
7、 根据权利要求1所述的EEPROM数据保护电路，其特征是所述EEPROM写保 护控制电路包括控制EEPROM芯片供电时序的开关元件，所述开关元件的控制端 连接CPU和系统电源，选通端的一端连接系统电源和EEPROM芯片的电源引脚， 另 一端接地。
8、 才艮据权利要求7所述的EEPROM数据保护电路，其特征是所述开关元件为 NPN型三极管，所述NPN型三极管的基极分别通过分压电路一、分压电路二与 CPU和系统电源相连接，集电极通过EEPROM芯片的电源引脚和滤波电路与系统 电源相连接，发射极接地。
9、 根据权利要求7所述的EEPROM数据保护电路，其特征是所述开关元件为 N沟道M0S管，所述N沟道M0S管的栅极分别通过分压电路一、分压电路二与 CPU和系统电源相连接，漏极通过EEPROM芯片的电源引脚和滤波电路与系统电 源相连接，源极接地。
10、 根据权利要求8或9所述的EEPROM数据保护电路，其特征是所述的分压 电路一包括分立元件电阻R3，所述的分压电路二包括分立元件电阻R2，所述的滤波电路包括分立元件电阻Rl。
专利摘要本实用新型公开了一种EEPROM数据保护电路，包括用于与EEPROM芯片相连接的端口和用于与CPU相连接的端口，它还包括EEPROM写保护控制电路，CPU通过EEPROM写保护控制电路与EEPROM芯片相连接，CPU通过控制所述EEPROM写保护控制电路导通和关闭，从而控制EEPROM芯片的供电时序。本实用新型的开关电路设计非常简单，思路比较奇特，且效果非常有效，在几乎不增加成本的情况下解决了工厂生产和用户使用的EEPROM数据丢失问题，使电视产品的稳定性得到提高，同时本实用新型也可以在其他类似系统上推广。
文档编号G11C16/22GK201215725SQ20082001879
公开日2009年4月1日 申请日期2008年3月12日 优先权日2008年3月12日
发明者林勇鹏 申请人:青岛海信电器股份有限公司