专利名称：闪存盘的制作方法
技术领域：
本发明涉及半导体存储领域，更具体的来讲，涉及MLC(多层式储存即=Multi Level Cell)与SLC(单层式储存即=Single Level Cell)闪存的闪存盘。
背景技术：
闪存因为其具有高密度、大容量、较低的读写操作耗时，非易失性等特点而越来越 广的被用于各种领域；和机械磁盘相比，使用闪存固态盘的一个主要好处在于它本身的优 越的抗震动性，另一个主要好处在于它的显著改善的系统性能，主要表现在更快的随机存 取速度(每秒10兆字节)，同时它只需更低的耗电量，并可应用在更大的操作温度范围。但 是，闪存芯片自身存在的一些缺陷限制了这类存储器的应用。其一，由于闪存芯片单片密度 (通常只有几千个兆字节)还是远远小于机械磁盘(通常几十万个兆字节)，所以大容量的 闪存盘必须由很多闪存芯片(闪存阵列)组成，才可以用来作为主要数据存储器，以替代机 械磁盘。尽管现有闪存盘的存取速度已经比机械磁盘快了很多，但单片闪存芯片或单个闪 存总线的读写速度大约受限于每秒25兆字节，同存储媒体的接口技术(光纤接口每秒200 至400兆字节，串行ATA接口每秒150至300兆字节，串行SCSI接口每秒300至600兆字 节)相比，还相差甚远。另外，在写闪存芯片之前，闪存芯片必须被擦除并确认其成功的擦 除，写闪存芯片相对比较慢，这也会显著的降低系统的性能。闪存芯片有 SLC (Single Level Cell) ^P MLC (Multi-Level Cell) 二种，SLC 的每 个储存单元只储存1比特信息，而MLC的每个储存单元可以储存2或更多比特信息，2比特 的MLC闪存芯片比较常见。在设计上，SLC闪存和MLC闪存很相近，但利用charge placement 技术，其原理是将两个位的信息存入一个浮动栅(Floating Gate，闪存存储单元中存放电 荷的部分)，然后利用不同电位的电荷，透过内存储存格的电压控制精准读写，在同样大小 的硅晶圆片上，MLC闪存的储存容量可以是SLC闪存容量的两倍，MLC闪存的单位成本价格 更低。SLC闪存和MLC闪存的读取速度很接近，因为闪存读取是用电压比较器来比较输出 电压和一个域值，其速度不受SLC和MLC结构的影响。但MLC的写入速度要远远慢于SLC。 由于MLC闪存Si材料性能的下降，SLC闪存的耐久性是MLC闪存的十倍，所以，MLC闪存通 常被用作消费类的储存器，而SLC闪存被用于工业级的储存器。闪存芯片由多个块存储单元组成，而每个块存储单元由多个页存储单元组成。闪 存芯片的擦除以闪存块为单元，而读写则以闪存页为单元。每个闪存块单元只有有限的擦 除和写入的次数，这次数基本上决定了闪存盘的寿命。所以，一个闪存系统通常采用一种均 衡算法，致使闪存芯片内的所有闪存块具有大约一致的擦除和写入次数，以避免过分擦除 和写入部分闪存块，从而达到延长闪存盘寿命的目的。闪存芯片的某些块单元可能在闪存厂家出厂时已受到损坏，不能用来存储数据， 在闪存芯片的使用过程中，也可能受到损坏，所以，一个闪存系统通常需要管理受到损坏的 闪存块单元。
综上，一个闪存系统需要有效的管理闪存阵列，以提高闪存盘的性能和容量，并同 时提高可靠性和寿命。正在申请的美国专利(60，875，328)提供了一种有效的闪存阵列管理办法。该专 利系统主要包括一个微处理器、闪存阵列控制器、内部高速缓存和闪存芯片阵列。不同的闪 存控制器用来控制不同的闪存列，而每个闪存控制器用一个共享的闪存总线，通过芯片片 选来控制这列之内的所有行闪存芯片。
这类闪存阵列通常由同种闪存芯片组成，或是SLC、或是MLC。SLC组成的闪存阵列 可以提供更高的可靠性和更长的寿命，但其储存容量较小；MLC组成的闪存阵列可以提供 比较大的容量，但其可靠性较差，寿命较短。有很多现有的专利技术运用同类闪存芯片来设计储存系统。闪存芯片阵列的管理通常由许多管理表格组成，如本专利的申请者正在申请的美 国专利(60，875，328)中所述。该管理系统采用了诸多的闪存数据管理表格，这包括以下表 格1、逻辑地址到物理地址之影射表2、物理地址表，用于管理闪存块单元的均衡算法3、闪存块擦除队列，用于存储将需要擦除的闪存块单元4、闪存块就绪队列，用于存储可以写入新数据的闪存块单元5、冗余闪存块清单，用于替换损坏的闪存块单元6、损坏的闪存块单元清单，用于管理已损坏的闪存块单元由于主机用逻辑地址对数据进行块操作，闪存管理系统对主机的文件系统没有任 何维护，所以，闪存数据管理表格任何损坏，可能损坏诸多的系统或用户文件。在一个闪存 管理系统中，一个很重要的任务就是维护好闪存数据管理表格，使之不受到损坏，或是如果 受到损坏，闪存管理系统应该提供一种办法可以恢复受到损坏的表格。维护好闪存数据管 理表格，对提高闪存盘的可靠性起着决定性的作用。由于闪存内部和外部的因素，闪存块存储单元在使用过程中会受到损坏，其错码 率可能超过ECC的纠错能力，甚至会受到永久的损坏，在此情况下，软件将读取不到正确的 闪存数据管理表格。SLC闪存芯片通常用于要求高性能、高可靠性和长寿命的领域，但单位 价格相对较高、容量较小；MLC闪存芯片通常多用于对单位价格比较敏感的领域。使用SLC 架构的闪存盘虽然在使用性能上具有一定的优势，但是制造成本较高，同时容量比较小；而 使用MLC构架虽然具有成本低廉、单片容量较SLC成倍增大，但是MLC的写入速度要慢于 SLC,同时由于闪存Si材料性能的下降，MLC的使用期限没有SLC长。因此如何在控制成本 的前提下，进一步增加闪存盘的容量并提高可靠性便成为本领域需研究解决的问题。
发明内容
本发明要解决的技术问题是提供一种闪存盘，其可以在控制成本的前提下，进一 步增加闪存盘的容量并具有高可靠性和更长的使用寿命。为解决上述技术问题，本发明所述的闪存盘是一种由MLC闪存芯片和SLC闪存 芯片混合组成的大容量闪存系统，其包括通过闪存总线连接的至少一个微处理器，至少一 个主机接口，至少一个内部缓存，多个闪存控制器和闪存芯片阵列，闪存阵列被分成数行数列，不同闪存控制器控制不同的闪存列，而每个闪存控制器用一个共享的闪存总线，通过芯 片片选控制这列之内的所有行闪存芯片，所述闪存芯片的阵列是N列M+P(M，N, P皆为自然 数)行的结构，其中N列M行闪存芯片由MLC闪存芯片组成，第M+1行至第M+P行由SLC闪 存芯片组成。作为 本发明的一种优选方案，所述闪存芯片的阵列为N列M+1行，N列M行闪存芯 片由MLC闪存芯片组成，第M+1行由SLC闪存芯片组成。作为本发明的一种优选方案，所述N列M行的MLC闪存芯片作为用户区，其余SLC 闪存芯片作为系统区。作为本发明的一种优选方案，所述N列M行的MLC闪存芯片使用连续的低位地址 空间，其余SLC闪存芯片使用连续的高位地址空间。作为本发明的一种优选方案，所述的闪存芯片的行数与列数为2的指数次幂。本发明主要用于以下闪存存储装置，这包括一个微处理器、一个或多个主机接口、 内部高速缓存、多个闪存控制器和闪存芯片阵列。闪存存储装置通过主机接口接收到主机 应用程序发来的操作命令，然后接口把命令传给接口控制器，由接口控制器中的嵌入式软 件以及微控制器把主机命令解析成底层的操作命令，然后发给闪存控制器，最后闪存控制 器把命令解析成闪存控制信号，来控制闪存阵列的操作。闪存阵列被分成数行数列，不同的 闪存控制器用来控制不同的闪存列，而每个闪存控制器用一个共享的闪存总线，通过芯片 片选来控制这列之内的所有行闪存芯片。每行每列上的基本闪存存储单元由一或二片闪存 芯片组成。闪存阵列通常由同种闪存芯片组成，闪存阵列由闪存行和闪存列组成，对其任何 一行或任何一列都可以进行并行读写，所以闪存阵列的读取速度将取决于同时读取的闪存 阵列行或列中最慢的闪存芯片。对于并行读写闪存阵列行或列的结构，显而易见，用同种闪 存芯片组成的阵列具有最佳的并行读写性能。为了简化主机逻辑地址的译码，阵列的行数 和列数通常是2的指数次幂，比如N列M行，N = 2~n，M = 2"m.本发明显示了一种新的N列M+1行的闪存阵列结构，其中N列M行闪存芯片由MLC 闪存芯片组成，最后一行由SLC闪存芯片组成，该发明具有以下特点可扩展的闪存阵列结 构，可以保持像MLC闪存芯片组成的闪存系统的大容量的特点，又可以具有像SLC闪存芯片 组成的闪存系统的高可靠性和高性能的特点，使闪存系统的性能价格比达到最佳；可以最 佳的分配系统区和用户区，即用户区由所有MLC闪存芯片组成，系统区由所有SLC闪存芯片 组成。系统区通常用于储存和储存器相关的重要数据，比如以前描述过的诸多的闪存数据 管理表格、操作系统及其数据、以及经常被读取的数据，比如操作系统的数据交换区。对这 类数据，不但要求尽快的读取速度，而且要求读取的高可靠性。在逻辑地址的映射上，系统区和用户区可以很容易被分开，用户区占用连续的低 位地址空间，系统区占用连续的高位地址空间，这样，用户区或系统区的闪存阵列的行和列 可以被并行读取，就像仅由MLC或SLC闪存芯片组成的阵列。为了降低由于闪存数据管理表格损坏而造成的闪存系统或用户数据的丢失，闪存 管理系统应对闪存数据管理表格进行特殊处理。本发明就是将闪存数据管理表格储存于更 可靠的储存体中，对一个MLC组成的闪存阵列，将数据管理表格储存于SLC闪存芯片中。闪 存数据管理表格被经常存取，所以加速其存取的速度，会直接提高储存器的读取性能，在一个由MLC组成的大容量闪存系统中，利用SLC来存储闪存数据管理表格是一种提高其可靠 性的办法。由于使用高可靠性的SLC闪存芯片来储存系统数据，这种系统可以达到像SLC 闪存系统一样的高可靠性和长寿命，同时具有像MLC闪存系统同样的大容量。
下面结合附图和具体实施方式
对本发明作进一步详细的说明。图1是现有的闪存存储器系统的构成示意图。图2是现有的闪存存储器阵列的组成结构示意图。图3是现有的逻辑地址到闪存阵列的行列映射示意图。图4是本发明中的混合MLC和SLC闪存存储器阵列的组成结构示意图。图5是本发明中的逻辑地址到闪存阵列的行列映射示意图。图6是本发明中的闪存存储器阵列的组成结构的概括化示意图。
具体实施例方式图1可以最佳的来解释本发明的应用，以达到更加优越的存储性能。被展示的存 储设备100包括一个嵌入式微处理器110，一个主机接口 160和一个主机接口控制器161， 一个缓冲存储器120，一个内部总线130，闪存列控制器140，和一个闪存芯片阵列150。闪 存列控制器的数量和在每个列模块中闪存芯片的数量是依赖于系统而配置的。嵌入式微处理器110实现存储器100的计算和控制功能。特别是，微处理器110接 收从主机接口 160发来的存储信号，解码并执行命令。为了完成主机的命令，微处理器110 需根据最佳系统性能的要求去控制何时和如何将数据用闪存列控制器140a到140h里的 FlashDMA传送于闪存存储器阵列150和缓冲存储器120之间；控制何时和如何将数据用主 机接口控制器160里的HostDMA传送于缓冲存储器120和主机接口 160之间。闪存控制器140包括一系列列模块控制器140a到140h。每一个列模块控制器和 它的FlashDMA，通过共享的闪存总线，控制着一个闪存列(150a or 150bor. . . orl50h)，每 个列模块包括一系列闪存行单元。在现有的闪存存储器中，每个闪存行都是一个独立的物 理存储器芯片。列模块控制器通过芯片片信号把数据传输到每个闪存器件上。当某个闪存 行的数据传输已结束，并且该行的数据还在忙于写入时，闪存芯片允许其片选信号被取消 掉。因而，所有需要传输至每一个闪存列的数据能被流水线式的排列于列模块控制数据总 线上。图2显示了现有的闪存存储器阵列的组成结构。闪存阵列被组织成具有行和列的 矩阵形式，不同的闪存控制器用来控制不同的闪存列，而每个闪存控制器用一个共享的闪 存总线，通过芯片片选来控制这列之内的所有行闪存芯片。每行每列上的基本闪存存储单 元由一或二片闪存芯片组成。为了简化主机逻辑地址的译码，阵列的行数和列数通常是2 的指数次幂，比如N列M行，N = 2"n,M = 2~m。为了使闪存列能够被并行读取，以及流水式 的读取每个列上的所有行闪存芯片，并达到最佳的系统性能，这些NxM个闪存芯片应该具 有同样的类型。图3显示了现有的技术是如何将逻辑地址映射到闪存阵列的行与列。在这个例子 中，闪存盘的总容量是256G字节，闪存页的大小是2K字节，闪存阵列有4行4列，图中显示了二种不同的映射(1)列地址=逻辑地址位3到2，行地址=逻辑地址位5到4(1)列地址=逻辑地址位5到4，行地址=逻辑地址位3到2图4显示了本发明中的混合MLC和SLC闪存存储器阵列的组成结构。图中保留了NxM个MLC闪存组成的阵列，但增加了一个新行，用SLC闪存芯片组成，该新增加的行用一个 新增加的片选来选择，这一结构保留了 MLC闪存阵列的大容量低成本的特点。SLC闪存的总擦除次数是MLC闪存的十倍，利用混合闪存盘中的SLC闪存来储存闪 存盘中的关键数据和经常读取的数据，比如闪存盘的管理数据、经常读取的交换区数据，可 以提高闪存盘的可靠性和经久性。混合闪存盘中的MLC闪存可以用来储存大容量的用户数 据。将MLC闪存和SLC闪存混合在同一闪存盘内，达到最佳的平衡，使其容量和成本和 MLC闪存盘相近，可靠性和经久性和SLC闪存相近。图5显示了本发明如何将逻辑地址映射到闪存阵列的行和列上。在这个所示的例 子中，由MLC闪存组成的256G字节阵列保留在了低256G字节地址，由SLC闪存组成的区域 被映射到高于256G字节的地址。由于MLC闪存组成的256G字节阵列在连续的逻辑地址空 间上，行和列的并行读取能力被保留了下来。图6显示了本发明中的闪存存储器阵列的组成结构的概括化。不同于只增加一行 SLC闪存，可以增加二行或更多行SLC闪存，以增加系统区的容量，或可以用部分SLC闪存区 域来储存用户数据。
权利要求
一种闪存盘，包括通过闪存总线连接的至少一个微处理器，至少一个主机接口，至少一个内部缓存，多个闪存控制器和闪存芯片阵列，闪存阵列被分成数行数列，不同闪存控制器控制不同的闪存列，而每个闪存控制器用一个共享的闪存总线，通过芯片片选控制这列之内的所有行闪存芯片，其特征在于所述闪存芯片的阵列是N列M+P行的结构(M，N，P皆为自然数)，其中N列M行闪存芯片由MLC闪存芯片组成，第M+1行至第M+P行由SLC闪存芯片组成。
2.根据权利要求1所述的闪存盘，其特征在于所述闪存芯片的阵列为N列M+1行，N 列M行闪存芯片由MLC闪存芯片组成，第M+1行由SLC闪存芯片组成。
3.根据权利要求1或2所述的闪存盘，其特征在于所述N列M行的MLC闪存芯片作 为用户区存储用，其余SLC闪存芯片作为系统区存储用。
4.根据权利要求1或2所述的闪存盘，其特征在于所述N列M行的MLC闪存芯片使 用连续的低位地址空间，其余SLC闪存芯片使用连续的高于低位地址的高位地址空间。
5.根据权利要求4所述的闪存盘，其特征在于所述由MLC闪存组成的256G字节阵列 保留在低256G字节地址，由SLC闪存组成的区域被映射到高于256G字节的地址。
6.根据权利要求4所述的闪存盘，其特征在于所述的闪存芯片的行数与列数为2的 指数次幂。
全文摘要
本发明公开了一种闪存盘，显示了一种新的N列M+1(N、M为自然数)行的闪存阵列结构，其中N列M行闪存芯片由MLC闪存芯片组成，最后一行由SLC闪存芯片组成，该发明可扩展闪存阵列结构，可以保持像MLC闪存芯片组成的闪存系统的大容量的特点，又可以具有像SLC闪存芯片组成的闪存系统的高可靠性和高性能的特点，使闪存系统的性能价格比达到最佳；同时可以最佳的分配系统区和用户区，即用户区由所有MLC闪存芯片组成，系统区由所有SLC闪存芯片组成，系统区通常用于储存重要数据。
文档编号G11C7/10GK101866678SQ20091003082
公开日2010年10月20日 申请日期2009年4月17日 优先权日2009年4月17日
发明者庄志青, 黄明 申请人:常州南基天盛科技有限公司;苏州亮智科技有限公司