专利名称：具有最佳特征阻抗的多段集成结合悬挂的磁记录盘驱动器的制作方法
技术领域：
本发明总地涉及用于在磁记录硬盘驱动器(HDD)中将读/写电路连接到读/写磁 头的集成结合悬挂(ILS)，更具体地，涉及具有最佳特征阻抗的ILS。
背景技术：
在磁记录HDD中，在气垫滑动器(air-bearing slider)上形成读/写磁头，所述 气垫滑动器跨在旋转盘上面的空气薄膜上。由在其端部具有万向架(gimbal)的弯曲构成 的机械悬挂将滑动器连接到盘驱动器的致动器臂。滑动器附于万向架，所述万向架允许盘 旋转时气垫上的微小移动。从读/写电路(一般是读前置放大器/写驱动器模块或芯片)经由柔性线缆(flex cable)和悬挂到滑动器上的读和写元件要求电连接。将机械连接与电连接集成在一起的悬 挂被称为集成结合悬挂(ILS)，其连接在柔性线缆和万向架之间。一般的ILS通常是导电金 属基板(如，不锈钢)、绝缘电介质层(如，聚酰亚胺)以及导电铜线或电介质层上图形化的 轨线(trace)的柔性叠层。写驱动器电路针对正和负写信号(+W和-W)中的每一个，一般提供到ILS的单点 输入。写驱动器电路提供电流经过ILS然后到写元件或磁头。写驱动器电路电源电压和经 过写磁头的电流的性能取决于ILS的特征阻抗。要求写驱动器电路提供具有宽频带的信 号，这要求优化ILS的特征阻抗。然而，在ILS的设计方面存在物理限制，这成为实现最佳 特征阻抗的挑战。例如，柔性线缆和万向架均可能具有不利值的固定阻抗，并且ILS可能具 有固定长度，这在优化ILS的特征阻抗方面呈现出困难。此外，沿着ILS的压焊块(pad)和 通孔(via)处的容性负载也可能向从写驱动器电路发送到写磁头的宽带信号增加不可忽 视的集总干扰。需要的是具有最佳特征阻抗的ILS的HDD，以及用于在各种物理限制下设计ILS以 对于宽带信号完整性具有最佳特征阻抗的方法。
发明内容
本发明涉及磁记录盘驱动器中的集成结合悬挂(ILS)，其中，柔性线缆与万向架之 间的ILS的传输线部分具有固定长度，并由多个互连的段构成，每一个均具有其自身的特 征阻抗。在任何两个段之间的结合部位，在导电轨线的宽度上存在变化。固定长度的段的 阻抗的变化是其轨线宽度的变化的函数。选择段的数量及其特征阻抗值，以产生具有从写 驱动器到写磁头的实质上平坦的组延迟的最大频率带宽。为了本发明的性质和优点的更完全理解，应当与附图一起对下面的详细描述进行参考。
图1是硬盘驱动器的磁头/盘组件(HDA)的顶部平面视图，并且图示了具有根据现有技术的电轨线互连(electrical trace interconnect)的集成结合悬挂(ILS)。图2A是示出了根据现有技术的柔性线缆压焊块部分和万向架部分之间的传输线 的ILS的平面视图。图2B是通过图2A中的ILS的部分2B-2B的展开截面视图，以图示其叠层结构。图2C是通过图2A中的ILS的部分2C-2C的展开截面视图，并图示了 ILS中的窗 口或间隙。图3是差分信号模式的示意性表示，并图示了对于根据现有技术的写驱动器电路 和写磁头之间的互连的阻抗贡献，并且示出了具有特征阻抗的ILS的传输线的固定长度伸展。图4是差分信号模式的示意性表示，并图示了对于根据本发明的写驱动器电路和 写磁头之间的互连的阻抗贡献，并且示出了具有多条传输线段(每一个均具有其特征阻 抗)的ILS的固定长度传输线。图5是根据本发明的加窗金属底板之上两条传输线段之间的结合部位的图示。图6是图示根据本发明的、用于选择ILS的固定长度传输线伸展中传输线段数量 及其特征阻抗以为多段传输线提供最佳总特征阻抗的方法的流程图。图7是与根据本发明的多段传输线互连的组延迟曲线图的示例。
具体实施例方式图1是硬盘驱动器10的磁头/盘组件(HDA)的顶部平面视图。硬盘驱动器10具 有至少一个承载梁组件(load beam assembly) 20，所述承载梁组件20具有集成结合悬挂 (ILS)或柔性部分30，其拥有连接至读/写磁头四的导电互连轨线或线的阵列32。承载梁 组件20附连于与E-块M连接的刚性臂22。盘驱动器10包括支撑主轴14的刚性底座12， 所述主轴14支撑一大堆盘，包括顶部盘16。由主轴电机(未示出)旋转主轴14，所述主轴 电机用于在弯曲箭头17所示的方向上旋转盘。盘驱动器10还包括旋转致动器组件40，其 在支点41旋转地安装到底座12。致动器组件40是音圈电机(VCM)致动器，其包括固定到 底座12的磁组件42和音圈43。当被控制电路(未示出)通电时，音圈43移动，由此利用 附连着的臂22和承载梁组件20旋转E-块24，以将磁头四定位到盘上的数据磁道。轨线 互连阵列32在一端连接到读/写磁头四，且在其另一端连接到被紧固至E-块M —侧的电 模块或芯片50中所包含的读/写电路。芯片50包括读前置放大器/写驱动器电路。图2A是示出万向架部分51和柔性线缆压焊块部分52之间的传输线段31的ILS 30的平面视图。ILS 30是由三层构成的叠层导电基板、绝缘电介质层、电轨线或线的导 电层以及可选的绝缘电介质覆盖层。万向架部分51支撑包含读/写磁头四(图1)的滑动 器(未示出)，并且具有引导向用于到滑动器上的压焊块的电连接的压焊块阳的导电轨线 53。ILS 30具有电连接端34，其连接到万向架部分51上的轨线53。柔性线缆压焊块部分 52具有多个电连接压焊块，如电连接到芯片50(图1)的压焊块M、56。ILS 30具有电连接 端36，其连接到柔性线缆压焊块部分52上的压焊块M、56。多个交错导电轨线或线32通 常沿着柔性线缆压焊块部分52与万向架部分51之间的ILS 30的主体或传输线段31，彼此 平行地延伸。线32将芯片50中的写驱动器与附于万向架端部51的滑动器上的写磁头连 接。
5
图2B和2C是示出分组为第一集合的线71、73、75、77和第二集合的线72、74、76、 78的线32(图2A)的轨线互连阵列的传输线段31的截面视图。线71-78 —般由铜形成， 且被图示为携带差分写信号(+W和-W)，其中所述信号交错。ILS 30还包括导电轨线或线 57(图2A)，其将芯片50中的读前置放大器与附连于万向架端部51的滑动器上的写磁头连接。图2B是通过图2A中的传输线段31的部分2B-2B的展开截面视图，并示出了其叠 层结构。传输线段31包括大体上平的支撑构件60、多个交错导电轨线或线(如，第一集合 中的线71、73、75、77和第二集合中的线72、74、76、78)以及可选的绝缘电介质覆盖层66。 线71-78携带差分写信号(+W和-W)，其中所述信号交错。支撑构件60包括导电底座或基 板62(—般由金属(如，不锈钢)形成)以及轨线71-78与基板62之间的绝缘层64(由电 介质材料(如，聚酰亚胺)形成)。支撑基板62 —般大约18微米厚，并且绝缘电介质层64 一般大约10微米厚。可选的电介质覆盖层66也一般由聚酰亚胺形成为线71-78顶部之上 大约15微米的厚度。传输线段31还包括叠层的基板62中的多个窗口或间隙33，如图2A所示。这在图 2C中示出，图2C为图2A的部分2C-2C的截面视图。在间隙中，在电介质层64下面不存在 不锈钢。所述间隙减小了导电基板62引起的信号损失。交错、导电基板62和窗口或间隙 33允许传输线段31的互连特征阻抗&的更宽调整。图3是对于写驱动器电路与写磁头之间的互连的阻抗贡献的示意图示。写驱动器 电路具有源电阻Rs和电源电压Vs，并且感应写磁头具有在有效负载电阻器Mi上集总的欧姆 或磁损耗。要求写驱动器电路提供宽带信号，其一般具有从0. IGHz那么低上至3. OGHz (或 者在将来更高数据速率硬盘驱动器系统中更高)的相关频率内容。写驱动器电路连接到 柔性线缆，所述柔性线缆连接到ILS 30的柔性线缆压焊块部分52。互连的这些部分贡献 被表示为到Za3的阻抗，其通常是固定而不能改变的，以优化总阻抗。压焊块(如，压焊 块56(图2Α))所引起的寄生电容Cpad和对于ILS的部分31中的交叉轨线的通孔所引起的 寄生电容Cvia被表示为集总分量。类似地，写磁头连接到ILS30的万向架部分51。互连的 这部分贡献被表示为4的阻抗，其通常是固定而不能改变的，以优化总阻抗。对于部分31 中的交错轨线的通孔所引起的寄生电容Cvia贡献因此，在图3的现有技术互连中，仅 传输线31可以使其特征阻抗&对于宽带信号的传输是最佳的。然而，传输线31具有固定 长度。传输线31的这种伸展越长，这种伸展对于从写驱动器到写磁头的互连的整体性能的 影响就越大。应该优化特征阻抗&，以对于具有平坦的组延迟的信号确保期望频率带宽的 传输。组延迟是信号通过传输线的时间变化率的测量。组延迟是频率、传输线的长度和沿 互连的阻抗的函数。对于HDD中使用的一般传输长度来说，一般以皮秒度量组延迟。如这 里使用的，实质上平坦的组延迟意味着宽频带信号的所有频率都具有处于自基础组延迟值 (通常取为感兴趣的最低频率处的组延迟)的某些允许偏移内的组延迟。例如，对于0. IGHz 到3. OGHz的频率带宽，实质上平坦的组延迟可以是这样的所有频率的组延迟都在低频组 延迟的某一百分比(如，百分之一、五或十)或依赖于使用的特定写驱动器的要求的另一值 内。用于提高信号质量的现有技术方法在关注均衡构成完整信号路径的各部分的影 响的情况下，将写驱动器形成至写磁头。这些方法包括调整柔性线缆和万向架部分的特征阻抗。然而，由于这些区域中的物理限制，调整在阻抗值方面被限制，所述阻抗值可以在制 造中没有主要变化的情况下实现。另外，例如通过在各自电容器区域中使得轨线更宽来向 轨线增加更多金属，有意地向Cpad和Cvia的电容值增加额外电容。在本发明中，传输线31由多段传输线131代替，其中每一段具有其自身的特征阻 抗。在US 7，417，818B2中描述了用于调整写电流过冲脉冲目的的多段传输线。为了实现必 要的过冲，要求第一段(连接写驱动器的那个)具有与写驱动器的阻抗Zto匹配的阻抗A1, 并且要求从第一段到与写磁头连接的那一段的每一个连续的段具有连续的更小阻抗。在本发明中，如稍后将要描述的那样，用于寻找对于多段的最佳特征阻抗的方法 与现有技术非常不同，但是将会明白的是，具有单个特征阻抗的传输线的伸展(图3)是多 段传输线(图4)在所有段都具有相同特征阻抗时的特殊情况。图4是根据本发明的各个 传输线段对于写驱动器电路与写磁头之间互连的阻抗贡献的示意性图示。在图4中，以分 别具有特征阻抗^ll到^l7的七段(131-1到131-7)的传输线131来描绘ILS 130。然而， 本发明不限于特定数量的段。在任意两段之间的结合部位，在轨线的宽度上存在变化。这 在图5中绘出，其为段131-1和131-2之间的一般结合部位，安排在窗口 33之上，并示出了 具有轨线宽度dl的段131-1和具有轨线宽度d2的段131-2。固定长度段的阻抗的变化是 其轨线宽度的变化的函数。因此，如果131-1和131-2具有大于dl的d2，那么^l2将小于 Ztll，其中Ztll和τ说分别是包含131-1和131-2的传输线段的特征阻抗。在本发明中，选择段 的数量及其特征阻抗值，以产生具有从写驱动器到写磁头的实质上平坦的组延迟的最大带 宽。写磁头模型中的电阻器&是来自写驱动器的信号需要传递到的负载元件。将参照图6的流程图，说明用于系统地选择传输线段的数量及其特征阻抗以 提供具有从写驱动器到电阻器&的实质上平坦的组延迟的最大带宽的方法。可以通过 使用执行阻抗、带宽和组延迟的计算的商用软件(如，来自Applied Wave Research的 Microwave Office )来执行该方法。首先，在块300中，设置值Vs、Rs和&以及柔性线缆和对于柔性线缆压焊块52和 万向架部分51的连接的阻抗值Zal到和此外，设置Cpad的值、Cvia值以及Cpm和Lh 的值。这些值是已知的，或者根据特定写驱动器、磁头和柔性线缆设计而计算出。然后，在 块305中，对于总长度的传输线131，计算单段(N = 1)传输线的最佳特征阻抗&。这将是 导致具有平坦组延迟的最大频率带宽的值4。保存取得的最大带宽(对于N= 1，BW(N))。接下来，在块310中，将段的数量增大1(N = N+1)。在块315中，搜索对于^11-ZJ的各集合的值，以找到产生具有实质上平坦的组延 迟的最大带宽的集合。存在可用于找到最佳阻抗集合的值[^11-Zcin]的许多优化算法和策 略，如Gradient (梯度法)、Simplex (单形法)，并包括试错法。例如，对于N大于等于2的N 的每一个值，对于第一次试验，可以选择N段具有实质上相同的长度，然后计算值[Ztll-ZJ。 对于接下来的试验，可以将N段的长度选择为不同。找到并保存产生具有实质上平坦的组 延迟的最大带宽的集合[Ztll-ZJ。还保存以该当前数量的段所获得的最大带宽。在块320，相对于BWmax (N-I)测试BWmax (N)。如果BWmax (N)大于先前计算出的 BWmax(N-I)(块320输出处的“是”)，那么处理返回到块310，其中段的数量增加了 1，并且处 理继续。如果BWmax(N)小于先前计算出的BWmax(N-I)(块320输出处的“否”)，那么这指示 对于测试的N-I段情况，已经实现了最大频率带宽(BWmax)的最佳结果，并且值[^11到Afr1)]_被检索，并用作N-I段的特征阻抗值(块325)。正常终止(块320输出处的“否”)将出 现在K = N+1。然而，对于段的数量可以设置实际限制以终止处理，并且该点处的最佳结果 将用作设计的最佳结果。可以将对于段的数量的该限制建立为传输线段可用的总长度和在 最终设计中使用的信号的最大相关频率(传输线中的较小波长)的函数。这是因为，在小 于一小部分(1/10或1/20的部分)波长的长度的情况下，对于传输线段存在可忽略的传输 线影响。图6的方法仅仅是用以选择阻抗值的数量和最佳集合的一种算法。该方法的变形 是可能的。由于可以根据可用的总长度和待发送信号的最大相关频率来确定最小可使用的 传输线段长度，因此可以确定要实验的段的最大数量。因而，可以试验从1到该最大数量的 所有数量的段，以找到最好的方案。此外，试验值[^ll-ZcJ的集合的实际算法可以是用以解 决数值优化问题的任何算法。此外，该方法可以进行修改，以使得每当算法依次找到具有实质上相同特征阻抗 的两个或更多段的传输线的时候，可以将这些段实现为具有该相同特征阻抗的单条伸展的 传输线。这种实现将使得最终的设计看起来具有不等长度的多个段。此外，可以将待测试 的特征阻抗的值限制到可制造的值范围。图7是对于与根据本发明的多段传输线互连的组延迟曲线图的示例。传输线具有 35mm的固定长度。图6的流程图中的方法导致七个段(N = 7)的选择，其中将段长度选择 为相等，每一个均具有5mm的长度。如通过使用图6的流程图中的方法而确定的Ztll到^7的 值分别是79、38、79、38、80、40和84 Ω。在设计传输线时，通过对于每一个单独段适当设计 轨线宽度来获得阻抗的各个值^ll到^7，如图5所示。如图7所示，这导致具有大约0. IGHz 到6. IGHz的平坦组延迟的最大频率带宽。尽管本发明已经具体示出，并且参照优选实施例加以描述，但是本领域的技术人 员将理解，在不脱离本发明的精神和范围的情况下，可以进行形式和细节上的各种变化。据 此，所公开的发明被认为仅仅是示例性的，且仅在如所附权利要求中指定的范围中受到限 制。
8
权利要求
1.一种在具有含有电源电压Vs和感应写磁头的写驱动器电路的磁记录盘驱动器中用 于写驱动器电路到写磁头的电连接的集成结合悬挂ILS，所述ILS包括柔性线缆部分，其用于到所述写驱动器电路的连接，且具有固定的特征阻抗；万向架部分，其用于到所述写磁头的连接，且具有固定的特征阻抗；以及固定长度的传输线，其连接所述柔性线缆部分与所述万向架部分，并且包括N个传输 线段，其中N是大于等于2的整数，每一个段均具有特征阻抗。
2.如权利要求1所述的ILS，其中，N个段具有实质上相同的长度。
3.如权利要求1所述的ILS，其中，N个段具有不同的长度。
4.如权利要求1所述的ILS，其中，所述传输线包括多个导电轨线，并且其中，第一段的 轨线宽度与连接到所述第一段的第二段的轨线宽度不同。
5.如权利要求4所述的ILS，其中，每一段的轨线宽度与连接到每一所述段的各段的轨 线宽度不同。
6.如权利要求1所述的ILS，其中，以低频和高频之间的预定频率带宽，发送从所述写 驱动器电路到所述写磁头的信号，并且其中，在跨越所述预定频率带宽的各频率，N个段的 特征阻抗导致对于从所述写驱动器电路到所述写磁头的信号的实质上平坦的组延迟，所述 实质上平坦的组延迟是这样的组延迟跨越所述预定频率带宽的组延迟未偏移超过所述低 频处的组延迟的预定百分比。
7.如权利要求6所述的ILS，其中，所述预定频率带宽在大约0.IGHz和3. OGHz之间， 并且其中，跨越所述预定频率带宽的组延迟未偏移超过0. IGHz处的组延迟的10%。
8.一种用于磁记录盘驱动器中写驱动器电路到写磁头的电连接的集成结合悬挂ILS， 所述ILS包括柔性线缆部分，其用于到所述写驱动器电路的连接，且具有固定的特征阻抗；万向架部分，其用于到所述写磁头的连接，且具有固定的特征阻抗；以及固定长度的传输线，其具有将所述柔性线缆部分与所述万向架部分进行连接的多个导 电轨线，并且包括N个传输线段，其中N是大于等于2的整数，每一个段均具有特征阻抗，并 且其中，每一段的轨线宽度与连接到每一所述段的各段的轨线宽度不同；并且其中，以低频和高频之间的预定频率带宽，传送从所述写驱动器电路到所述写磁头的 信号，并且其中，在跨越所述预定频率带宽的频率处，N个段的特征阻抗导致对于从所述写 驱动器电路到所述写磁头的信号的实质上平坦的组延迟，所述实质上平坦的组延迟是这样 的组延迟跨越所述预定频率带宽的组延迟未偏移超过所述低频处的组延迟的预定百分 比。
9.如权利要求8所述的ILS，其中，所述预定频率带宽在大约0.IGHz和3. OGHz之间， 并且其中，跨越所述预定频率带宽的组延迟未偏移超过0. IGHz处的组延迟的10%。
10.一种用于优化集成结合悬挂ILS的特征阻抗的方法，所述ILS将磁记录盘驱动器的 写驱动器电路电连接到磁记录盘驱动器的感应写磁头，其中，以预定频率带宽发送从在电 源电压Vs处的写驱动器电路到损耗以电阻器&表示的感应写磁头的信号，并且其中，所述 ILS包括柔性线缆部分，其具有固定的特征阻抗，连接到所述写驱动器电路；万向架部分， 其具有固定的特征阻抗，连接到所述写磁头；以及固定长度的传输线，其连接所述柔性线缆 部分与所述万向架部分，所述方法包括对于每一个整数N = 2到N = K，其中K是大于等于3的整数，确定导致具有实质上平 坦的组延迟的最大频率带宽的N个传输线段中的每一个的特征阻抗Ztll到Zcin的集合，以及 选择导致最大频率带宽的N的值。
11.如权利要求10所述的方法，其中，确定导致N段传输线的频率带宽的特征阻抗的集 合的步骤包括当K = N+1段传输线的频率带宽小于N段传输线的频率带宽时终止所述确定。
12.如权利要求10所述的方法，其中，确定导致N段传输线的频率带宽的特征阻抗的集 合的步骤包括当K等于预定极限时终止所述确定。
13.如权利要求10所述的方法，其中，对于来自所述写驱动器电路的信号的所述预定 频率带宽在大约0. IGHz和3. OGHz之间，并且作为组延迟的所述预定平坦的组延迟未偏移 超过0. IGHz处的组延迟的10%。
全文摘要
在此公开了具有最佳特征阻抗的多段集成结合悬挂的磁记录盘驱动器。磁记录盘驱动器中的集成结合悬挂(ILS)具有由多个互连的段构成的柔性线缆与万向架之间的ILS的传输线部分，每一个具有其自身的特征阻抗。在任何两个段之间的结合部位，在传输线的导电轨线的宽度上存在变化。固定长度的段的阻抗的变化是其轨线宽度的变化的函数。选择段的数量及其特征阻抗值，以产生具有从写驱动器到写磁头的实质上平坦的组延迟的最大频率带宽。
文档编号G11B5/48GK102097102SQ20101058247
公开日2011年6月15日 申请日期2010年12月10日 优先权日2009年12月10日
发明者约翰·T·康特雷拉斯, 鲁伊斯·M·弗兰卡-内托 申请人:日立环球储存科技荷兰有限公司