多维微结构的制造技术的制作方法

专利名称：多维微结构的制造技术的制作方法
多维微结构的制造技术
背景技术：
微结构是一类微型器件，其依据器件构造以及器件运行的环境而进行各种操作。 某些微结构可以被表征为诸如在马达或线圈的情况下利用电信号进行操作的微机电系统 (MEMS)。应该明白，部分地由于某些大型器件和MEMS元件越来越微型化，微结构的制造可能充满挑战性。这种制造可能要求组件具有不同的维度和小的公差。这样，通常需要大量复杂处理步骤以提供合适的微结构。在这些和其它类型的微结构中，通常期望提高制造效率，尤其是对于减少制造制程的数量和复杂度。

发明内容
本发明的多个实施例一般涉及用于形成多维微结构的方法，诸如(但不限于)在数据存储设备的数据换能器中使用的三维(3D)微结构线圈。根据一些实施例，该方法一般包括设置包括包埋于第一介电材料中的第一导电路径的基区；在第一介电材料中蚀刻多个通孔区，每个通孔区部分地填充有与所包埋的第一导电路径相接触的第一籽层；以及使用第一籽层在多个通孔区的每一个中形成导电柱， 其中每个导电柱包括在基区上方延伸第一距离的基本上垂直的侧壁。根据其它实施例，该方法一般包括在第一介电材料中包埋第一导电路径；在第一介电材料中蚀刻多个通孔区以选择性地暴露第一导电路径；用第一籽层部分地填充所述通孔区；以及使用第一籽层在多个通孔区的每一个中形成与第一导电路径电接触的导电柱。在另一实施例中，三维微结构装置具有公共籽层以及各自在公共籽层上形成的至少第一和第二垂直组件。第二垂直组件由与第一垂直组件不同的材料所构成，但是两种垂直组件均具有由平直的垂直侧壁轮廓所组成的统一横截面。表征本发明的多个实施例的这些和其它特征和优点可考虑以下具体讨论和所附附图来理解。


图1是根据本发明的多个实施例而建造并操作的示例性微结构的一般示图。图2示出图1的示例性微结构的横截面图。图3示出图1的示例性微结构的横截面图。图4A-4H大体上示出根据本发明多个实施例的制造微结构的方式。图5提供根据本发明的多个实施例而建造并操作的示例性微结构的等距视图。图6示出根据本发明的多个实施例而建造并操作的示例性微结构。图7示出被用作电子设备中相应半导体层之间的电气和机械互连的另一示例性微结构。
图8提供根据本发明多个实施例而实现的示例性微结构制造过程的流程图。
具体实施例方式本公开一般涉及多维微结构的制造，尤其涉及可用于改进对这些微结构的制造效率的方法和设备。现有技术中的微结构通常采用需要许多复杂步骤的、在技术上充满挑战的操作来形成。例如，可能无法在足够的公差内建造多个不同材料。此外，一些现有的制造方法不能轻易地将相异导电材料结合到同一微结构中。因此，本文公开了一种提供具有嵌入式第一导电路径的微结构的微结构制造方法，该嵌入式第一导电路径连接具有基本上垂直侧壁的多个导电柱。这允许使用简单的制造过程并结合多种相异材料。这样，可以通过更改微结构组件之间的维度和结构关系来调节和改进微结构的操作特征。图1是根据本发明的多个实施例而建造并操作的示例性微结构100的俯视图。微结构100—般被表征为具有围绕导电、磁透元件(诸如，铁磁芯)的导电线圈的感应体。应该明白，设备100的该特性仅仅是出于说明具体实施例的目的，而并非对所要求保护主题的限制。微结构100的芯在图1中以102标示。围绕导电线圈一般以104标示，并且包括电连接垂直延伸导电路径110的多个第一导电路径106和第二导电路径108。第一导电路径(导体)104被包埋于底层介电衬底(未在图1中单独示出)中，且第二导体106由垂直路径(支架(standoff)) 110和居间介电材料(并未单独示出)支撑在芯102的上方。图2提供沿图1中线2-2的图1微结构100的横截面视图。为了清楚起见，在图 2中仅示出单个导体106，并且由于该导体106与图1中线2-2的相交，仅在部分横截面中示出该导体。图3示出沿图1中线3-3的微结构。芯102被机械地支撑并与第一和第二导体106、108以及支架110电隔离。垂直支架110被表征为从第一导体106延伸到一高度(该高度在芯102的高度之上)的导电柱。 在一些实施例中，柱110是各自接触式耦合到第一和第二导电路径106和108的整体组件。 然而，可以更改多个导电路径的各自取向以调节微结构100的操作特征应该注意，柱110还可被生成为微结构的垂直三维组件。这种垂直组件可以具有由平直垂直侧壁轮廓组成的统一横截面。换言之，侧壁是连续平直的并且是垂直的，这与具有由现有制造方法得到的不统一横截面的圆锥形轮廓不同。微结构100相对其它微型设备的优势包括如下事实可以通过多个导电路径相对导电元件102的多样化定位来达到相对严格的公差。而且，可以将多种相异材料实现在多个导电路径和元件中，以最大化微结构100的操作特征。这些优势可以被用于各种微型设备，诸如但不限于，感应传感器、微扬声器、微致动器、RF通信设备、振动能量捕获以及功率生成。微结构100的附加优势是垂直轮廓。这种垂直轮廓可以允许第一导电路径106附近的更宽的通孔横截面以及感应通量的更低的电流要求。类似地，垂直轮廓可以允许能改进微结构100的可缩放性的垂直通孔和磁体条。图4A至图4H提供与图1_3的微结构100大体类似的微结构130的示例性制造顺序。图4A示出包埋于第一介电材料134中的第一导电路径132，其被表征为基区。通过沉积铜籽层并随后以预定光阻图案对籽层进行电镀来形成导电路径132。完成第一导电路径之后，沉积介电材料134以包埋第一导电路径132。介电材料134不限于单个元素或化合物，并且可以是诸如氧化物之类的多种非导电材料。尽管图4中仅示出单个嵌入式路径 132，但是可以同时形成如图1-3所示的相邻、间隔开的附加路径。图4B大体示出根据本发明多个实施例在介电材料134中的多个通孔区136的形成。可以形成通孔区136，使得第一导电路径132的一个或多个局部区域被暴露以便能够电连接。尽管通孔区136被示为采用渐缩侧壁，但是这种构造并非是要求的或者限制性的。 例如，通孔区136可以是非对称的，并且具有各种侧壁设计。第一籽层138被施加为临近于第一介电材料134以及第一导电路径132的被暴露部分。用光阻对第一籽层138进行图案化，并且在每个通孔区136中形成导电柱140，如图 4C所示。导电柱140被示为统一地延伸到基区上方的共同第一上升距离，但是应该明白，不同的柱可以按照需要而具有不同的上升高度以及不同的横截面尺寸。导电柱140通过通孔区136和第一籽层138被各自电连接到第一导电路径132的相对端。可以采用各种不同工艺来创建导电柱140。在一些实施例中，使用单次电镀操作将导电柱140形成为单件。在其它实施例中，由逐渐将柱构建到所需高度的递增沉积材料层来形成导电柱140。图4D示出向微结构130施加图案化材料142。图案化材料142包埋每个导电柱 140，同时定义具有基本上垂直的侧壁的中间区域144。在一些实施例中，可以采用围绕导电柱140创建平坦表面并允许对中间区域144进行精确图案化的光阻操作来沉积图案化材料 142。按照需要，通过在其中沉积导电材料，在中间区域144内形成导电元件146(例如芯)， 如图4E所示。导电元件146延伸到基区上方的第二距离，该第二距离低于第一距离以及导电柱140的总高度。导电元件146的形状和尺寸可以变化，并且可以将导电路径132 和导电柱140制作为在多个侧面上部分地围绕导电元件146。由图4E可以注意到，籽层138形成将导电元件146与柱140电互连的连续路径。 按照需要，执行诸如离子铣削之类的材料移除处理，以移除导电元件146和柱140之间的一些或全部籽层138，得到图4F的构造。在该处理期间，可以将第二介电材料148回填到中间区域144中以代替所移除的图案化材料142并将导电元件146与柱140电隔离。第二介电材料148覆盖柱140的垂直侧壁，但仍暴露其顶部以备进一步处理。接下来在第二介电材料148和导电柱140的暴露部分上沉积第二籽层150。可以在形成第二籽层之前采用化学机械抛光工艺抛光第二介电材料148。铜或一些其它合适的材料可以被用于第二籽层150。在图4G中，通过创建与第二籽层150接触式相邻的第二导电路径152，进一步增强了诸个导电柱140之间的电连接。如同第一导电路径132，第二导电路径152可以采用各种工艺来形成，包括但不限于电镀。可以在多个成层制程中或者采用单次件上同时生长制程来有助于形成第二导电路径152。作为第二导电路径152的结果，导电元件146由导电环所围绕，导电环由能够将电信号无中断地完全环绕导电元件146进行转移的组件所形成。多个第二导电路径152可以在该步骤期间形成，并且可以被安排成以非正交延伸以在不同的柱140处结束，如图1-3所示。图4H大体示出微结构130的完成，包括从第二介电材料148的多个部分移除第二
6籽层150以及从每个导电柱140的多个局部区域移除第二籽层。按照需要，可以沉积附加量的第二介电材料148以封装微结构130。图4A-4H中的微结构130被形成为具有沿单个相交平面的两维外形。如上所述，可以容易地调节该制程以适于形成具有三维(3D)外形的微结构，即沿多个相交平面的外形， 如图5大体示出。图5示出根据本发明的多个实施例而建造并操作的示例性微结构160。如图4A-4H 所示的微结构的三维实现可以得到各种不同设计，单个构造并不限于此。然而，第一导电路径162连接到与第二导电路径166相耦合的至少一个垂直导电路径164，使得电信号能够反复围绕导电元件168。能够明白，微结构160的导电路径可以绕导电元件168形成连续的导电线圈。然而，这种作为线圈的构造不一定要消除微结构的多种结构组件，诸如第一介电材料170、第一籽层172和第二籽层174。此外，即使第二介电材料未在图5中示出，但是微结构160可以设置有被包埋以导电元件168、导电柱174和第二导电路径166的保护性介电材料以使得不暴露导电表面。应该注意，微结构160仅仅是采用如图4A-4H所示的步骤而制造的三维微结构的大体视图。这样，可以按照需要更改三维微结构160以调节设备的结构和操作特征。例如， 可以将导电柱174的尺寸和位置更改成在更靠近导电元件168处传导更高量的电流。在另一示例中，可以利用更多导电路径来创建具有绕导电元件168更多匝的线圈。图6示出根据本发明的多个实施例而建造并操作的一个这种替换示例性微结构 180。微结构180具有以如图4A-4H所示的类似的方式部分地被包埋于第一介电材料184 中并电耦合到第一籽层186的第一导电路径182。然而，微结构180具有垂直堆叠并对齐以能够无中断地承载电信号的多个导电柱188。类似地，多个导电元件190垂直堆叠并对齐。尽管示出用独立组件形成导电柱188和导电元件190，但是这种形成并非限制，因为如图4C-4E所示的制造过程可以被重复以生成单个导电柱188和导电元件190。在一些实施例中，若干相异材料被用于建造导电柱188和/或导电元件190，但是相异材料的使用并非是必要的。图7示出使用本文所公开的微结构以提供不同半导体层202、204的机械支撑和电互连的电子设备200的一部分。更具体地，在第一层中形成具有一个或多个柱208和嵌入式导电路径210的第一微结构206，并且在第二层204中形成具有一个或多个柱214和嵌入式导电路径216的第二微结构212。如图所示将相应的柱208、214配对以将第二层204相对于第一层进行固定并互连。可以容易地构想其它构造，包括诸个构造其中来自一个层的柱嵌套或以其它方式衔接在另一层上形成的特征。按照需要，可以在相应的微结构202、204内放置居间元件(如218处虚线所示)。 该元件可以采用如上所述的导电芯，或者其它合适的构造。例如，元件218可以被用于电噪声抑制并且可以在相应层之间的电路中作为电组件出现。图8提供根据本发明多个实施例执行的示例性微结构制造例程的流程图。应该明白，按照给定应用的要求，可以省略多个步骤并且可以包括其它附加步骤。最初，在步骤222设置基区，该基区具有被包埋于第一介电材料中的第一导电路径。在步骤224，在第一介电材料中形成多个通孔区，使得第一导电路径的局部部分被暴露。在该步骤期间，用覆盖第一导电路径的暴露部分的第一籽层覆盖并部分填充通孔区。在步骤226，使用第一籽层在每个通孔区中形成导电柱。在一些实施例中，每个导电柱延伸到基区上方的第一距离并由基本上垂直的侧壁所组成。随着导电柱完全形成， 步骤2 用图案化材料包埋每个导电柱，图案化材料定义了被用于形成导电元件的中间区域。步骤228能够被执行一次以同时对导电柱进行包埋并定义中间区域，使得在形成导电元件之前无需居间步骤，但是这种时序并非是限制性的或必需的。步骤230用包埋有导电元件并基本上覆盖导电柱侧壁达第一距离的第二介电材料来代替图案化材料。多个实施例还在导电柱的最顶部暴露部分上沉积第二籽层。在步骤 232，随后在第二籽层上形成第二导电路径以电连接导电柱并形成绕导电元件的不中断的导电路径线圈。或者，步骤232还可以包括绕第二导电路径沉积第二介电材料以覆盖全部导电组件并确保没有暴露的导电部分。如图6所示，制造例程200可以被整体或部分地重复以生成各种微结构构造。具体而言，三维微结构可以被制造成具有以多个匝而围绕固态导电元件并作为感应体操作的连续导电线圈。此外，制造例程200的多个步骤并非限制性的，并且按照需要可被省略或者以不同次序来执行，以创建具有多样化结构和操作特征的多种微结构。本领域内技术人员能够明白，由于消除了技术上充满挑战的构建操作，本文所示的多个实施例提供微结构制造的效率和复杂度两方面的优势。简单的替代制造过程以较不复杂的形成制备来形成更精确的微结构组件。此外，通过降低与诸如垂直导电柱形成之类的多种制造方法相关联的复杂度，可以大大提高制造精度。然而，应当明白，本文所讨论的多个实施例具有许多潜在应用，并且不限于特定的电子介质领域或特定的数据存储设备类型。此外，本领域技术人员能够明白，本文所示的多个实施例通过无需填充蚀刻通孔 (其涉及更多的处理步骤和更高的制造成本)而使微结构的有益结构成为可能。实际上，当填充深通孔(即，高纵横比)时填充蚀刻通孔通常更加富有挑战性，因为所蚀刻的通孔可能具有渐缩的斜率，造成较小的底部接触面积以及存在问题的可缩放性。此外，由于在填充之前很难清洁成形不良的通孔，在所蚀刻和填充的通孔中会找到更多的缺陷。尽管本文所公开的多个实施例将多个导电柱放置成与嵌入式第一导电路径的相对端进行接触衔接，但是应该明白这并非限制性的。导电柱可以按照需要相对于嵌入式第一导电路径来定位，包括与其中部进行接触衔接。为了所附权利要求，与以上描述相一致地将术语“相异材料”等解读为描述不共享公共元素的不同类型的导电材料，诸如不包括铁的铜合金以及不包括铜的铁合金。应该理解，即使已在前面的描述中阐述了本发明多个实施例的许多特征和优势以及本发明多个实施例的结构和功能的细节，然而该详细描述仅为解说性的，并可在细节上做出改变，尤其可将落入本发明原理内的部分的结构与安排改动为表达所附的权利要求书的术语的宽泛解释所指示的全部范围。
权利要求
1.一种用于形成多维微结构的方法，包括设置基区，所述基区具有包埋于第一介电材料中的第一导电路径； 在所述第一介电材料中蚀刻多个通孔区，每个所述通孔区由与所述第一导电路径相接触的第一籽层部分地填充；以及使用所述第一籽层在所述多个通孔区的每一个中形成导电垂直结构， 其中每个导电垂直结构包括延伸到所述基区上方第一距离的基本上垂直的侧壁。
2.如权利要求1所述的方法，其特征在于，所述第一介电材料是氧化物。
3.如权利要求1所述的方法，其特征在于，所述导电垂直结构采用电镀操作来形成。
4.如权利要求1所述的方法，其特征在于，所述使用步骤还包括 用图案化材料包埋每个垂直结构，所述图案化材料定义了中间区域， 在所述中间区域形成延伸到所述基区上方第二距离的导电元件；用达到所述第一距离的第二介电材料代替所述图案化材料，使得所述导电元件包埋于所述第二介电材料中；以及在所述第一距离处与所述第二介电材料接触式相邻的第二籽层上形成电连接每个柱的第二导电路径。
5.如权利要求1所述的方法，其特征在于，所述第一导电路径包括相对的第一和第二端，其中第一导电垂直结构被形成为与所述第一端相接触，第二导电垂直结构被形成为与所述第二端相接触。
6.如权利要求1所述的方法，其特征在于，还包括在所述第一导电路径上方并且在相邻的一对导电垂直结构之间形成导电元件，所述导电元件被机械地支撑并由居间介电材料从所述第一导电路径和所述相邻的一对导电垂直结构电隔离。
7.如权利要求1所述的方法，其特征在于，所述微结构被表征为感应体。
8.一种用于形成多维微结构的方法，包括 在第一介电材料中包埋第一导电路径；在所述第一介电材料中蚀刻多个通孔区以选择性地暴露所述第一导电路径； 用第一籽层选择性地填充所述通孔区；以及使用所述第一籽层在所述多个通孔区的每一个中与所述第一导电路径电接触地形成导电柱。
9.如权利要求8所述的方法，其特征在于，每个导电柱包括延伸到所述基区上方第一距离的基本上垂直的侧壁。
10.如权利要求8所述的方法，其特征在于，还包括在相邻的一对导电柱之间并且在所述第一导电路径上方形成导电元件，所述导电元件与所述相邻的一对导电柱之间的每一个电隔离。
11.如权利要求10所述的方法，其特征在于，所述导电柱和导电元件是由相异材料形成的。
12.如权利要求10所述的方法，其特征在于，所述导电元件是铁磁体。
13.如权利要求8所述的方法，其特征在于，导电线圈被形成为从所述第一导电路径和导电柱围绕导电元件。
14.如权利要求8所述的方法，其特征在于，所述使用步骤还包括用定义中间区域的图案化材料包埋每个柱； 在所述中间区域内形成导电元件；移除所述导电元件与相应导电柱之间的所述图案化材料和所述第一籽层的部分。
15.如权利要求14所述的方法，其特征在于，还包括用达到所述导电柱的总上升高度的第二介电材料来代替所述图案化材料，使得所述导电元件包埋于所述第二介电材料中；以及形成电连接相邻一对导电柱的第二导电路径，所述第二导电路径横跨所述导电元件。
16.如权利要求15所述的方法，其特征在于，所述第一导电路径在第一方向上线性延伸，并且所述第二导电路径在与所述第一方向不垂直的第二方向上线性延伸。
17.如权利要求8所述的方法，其特征在于，所述第一导电路径包括相对的第一和第二端，其中第一导电柱被形成为与所述第一端接触衔接，第二导电柱被形成为与所述第二端接触衔接。
18.如权利要求8所述的方法，其特征在于，所述导电柱每一个都是在单个电镀操作中形成的单体组件。
19.如权利要求8所述的方法，其特征在于，所述通孔区是所述微结构中唯一的蚀刻特征。
20.一种三维微结构装置，包括 公共籽层；至少一个第一垂直组件，在所述公共籽层上形成；以及至少一个第二垂直组件，在所述公共籽层上形成并包括与所述第一垂直组件不同的材料，其中所述第一和第二垂直组件各自具有由平直垂直侧壁轮廓所组成的统一横截面。
全文摘要
一种用于形成诸如(但不限于)在数据存储设备的数据换能器中所使用的三维(3D)微结构线圈之类的多维微结构的方法。根据一些实施例，该方法一般包括设置基区，该基区包括包埋于第一介电材料中的第一导电路径；在第一介电材料中蚀刻多个通孔区，每个通孔区部分地填充有与所包埋的第一导电路径相接触的第一籽层；以及使用第一籽层在多个通孔区的每一个中形成导电柱，其中每个导电柱包括在基区上方延伸至第一距离的基本上垂直的侧壁。
文档编号G11B5/17GK102483930SQ201080031923
公开日2012年5月30日 申请日期2010年7月8日 优先权日2009年7月10日
发明者A·哈伯麦斯, H·斯坦德尼邱克 申请人:希捷科技有限公司