专利名称：一种可靠保持内存自刷新状态的低功耗电路的制作方法
技术领域：
本发明涉及计算机电路技术领域，尤其涉及一种可靠保持内存自刷新状态的低功耗电路。
背景技术：
计算机内存是一种动态随机存取存储器(DRAM)，必须持续对其进行供电，才能保证其中的数据不丢失。而存储设备作为高可靠、高可用系统，必须确保内存中数据的一致性和完整性，即使在外部市电丢失的情况下，也要保持内存中的数据不丢失。因此，存储设备内部通常会设计电池等后备电源，当外部市电丢失后，由电池持续给内存供电，保持内存中的数据，尤其是那些已经写入内存，但还没有来得及写入硬盘(或其它非易失性存储介质) 的数据不丢失。现阶段，业内最常用的方法是在市电丢失后，将内存至于自刷新(Self-Refresh) 状态，这时的内存耗电量极低，通常仅为几十到几百毫安，并且其中的数据能被完整的保持下来，这样不需要太大容量的电池就能维持内存很长时间的供电。为实现内存进入自刷新状态，内存控制器(通常是CPU或北桥)会在发现外部市电开始丢失后，紧急处理完必要事务，并主动将内存的时钟使能信号(CKE，Clock Enable) 信号置低(即电压为0，通常就是地电平)，这样内存就进入了低功耗的自刷新状态。但是随着外部市电的完全丧失，内存控制器等组件由于没有后备电源继续供电，就会随着市电一起完全掉电并退出工作。此时的CKE信号靠外部下拉电阻或者芯片内阻保持在低电平， 维持内存的自刷新状态。内存保持自刷新状态，最重要的就是确保CKE信号始终为低电平。但是由于传统方法仅靠外部下拉电阻或者芯片内阻将CKE信号拉低，没有任何驱动能力，极易收到外接环境的电磁串扰或干扰，使得CKE信号出现瞬时的电平变化，进而导致内存退出自刷新状态，数据丢失。现有技术中也有利用外部锁存器(如74373系列门电路)将CKE信号牢牢锁存在低电平的方法。但是由于锁存器自身要工作，必须借助电池供电，使得非常宝贵的电池电能不能完全用在内存供电上，还必须分配相当一部分的电能给锁存器使用，十分不经济，增加了电池容量和成本。
发明内容
本发明提供了一种可靠保持内存自刷新状态的低功耗电路，可以稳定可靠地使内存维持在自刷新状态，并且该电路本身并不需要额外供电。本发明实施例提出的一种可靠保持内存自刷新状态的低功耗电路，所述低功耗电路包括第一电阻、第二电阻和PNP型三极管；所述PNP型三极管的基极分别与第一电阻的一端以及内存控制器的输出端连接， 所述第一电阻的另一端接地；所述PNP型三极管的发射极分别与第二电阻的一端以及内存的时钟信号输入端连接，所述第二电阻的另一端接地；PNP型三极管的集电极接地。较佳地，所述PNP型三极管为硅三极管。
较佳地，所述PNP型三极管为锗三极管。较佳地，所述第一电阻的阻值为Ik欧姆至IOk欧姆。较佳地，所述第二电阻的阻值为Ik欧姆至IOk欧姆。从以上技术方案可以看出，该低功耗电路并不需要外界电源输入，相比现有技术中采用的锁存器的方法，十分节省电能。在正常情况下，内存控制器输出信号和CKE信号均靠电阻下拉到低电平，不会消耗电能；存在干扰的情况下，PNP型三极管可以在CKE信号变为高电平之前将干扰能量接地释放，将CKE信号稳定保持在地电平，比现有技术中仅靠电阻拉低CKE信号的方法更为可靠。
图1为PNP型三极管的结构示意图；图2为本发明实施例提出的用于可靠保持内存自刷新状态的低功耗电路的示意图。
具体实施例方式本发明方案利用晶体三极管具有饱和、截止状态的开关特性，设计一种可靠保持内存自刷新状态的低功耗锁存电路，确保CKE信号在系统掉电后，可靠固定在低电平；而一旦系统恢复供电，又能主动释放CKE信号，使CKE信号能在内存控制器的作用下变化电平，进入正常工作。因此要求CKE信号通过晶体三极管控制后，必须是开集电极输出(Open Collector)特性，因此该三极管必须是PNP型三极管。PNP型三极管的结构如图1所示。PNP型三极管的特性是共阴极，即两个PN结的N结相连作为基极(Base) 103，另两个P结分别作为集电极(Collector) 102和发射极 (Emitter) 101。当基极103和发射极101之间施加负电压Ube时，三极管就会饱和导通，此时集电极和发射极电压保持一致。通常对于硅三极管来说，Ube大于0. 7V，对于锗三极管来说Ube大于0. 2V。本发明实施例提出的用于可靠保持内存自刷新状态的低功耗电路的示意图如图2 所示，该低功耗电路位于内存控制器201和内存203之间，由PNP型三极管202、第一电阻 204和第二电阻205组成。其中，所述PNP型三极管202的基极a分别与第一电阻204的一端以及内存控制器201的输出端连接，所述第一电阻204的另一端接地；所述PNP型三极管202的发射极c分别与第二电阻205的一端以及内存203的时钟信号输入端连接，所述第二电阻205的另一端接地；PNP型三极管202的集电极b接地。外部市电掉电之初，内存控制器201会主动送出控制信号和CKE信号为低，此时内存203将进入自刷新状态。当市电完全丧失后，内存控制器201得不到电源输入，其对外输出的所有信号都将变为浮空状态。第一电阻204的一端接地，起到将内存控制器201的输出端的电压下拉到地电平的作用，第二电阻203同样起到将时钟使能信号CKE下拉到地电平的作用，因此内存控制器201的输出信号和时钟使能信号CKE仍将保持为低电平，内存203 也将继续保持在自刷新状态。
如果外界出现的干扰导致时钟使能信号CKE上出现高电平跳变，第二电阻205显然是无法在瞬间快速吸收高电平串扰。但是由于PNP型三极管202的存在，当CKE信号上出现的串扰信号电平大于饱和电压Ube时(通常硅三极管大于0. 7V，锗三极管大于0. 2V)， PNP型三极管202的发射极c和集电极b导通，CKE上的串扰信号能量通过导通后的PNP型三极管202快速释放到地。在此过程中，CKE信号从地电平(OV)上升到Ube饱和电压，然后再快速下降到地电平。因此CKE信号仍被牢牢拉到低电平。较佳地，所述第一电阻204阻值范围在Ik欧姆至IOk欧姆。所述第二电阻205的阻值范围在Ik欧姆至IOk欧姆。在上述过程中，CKE信号的电压至少在某一瞬间会等于饱和电压Ubeo但是即使是具有最大饱和电压的硅三极管(饱和电压Ube = 0. 7V)，也不会导致内存离开自刷新状态。 因为，CKE信号是晶体管-晶体管逻辑集成电路(TTL，Transistor-Transistor Logic)电平，当电压大于2. OV时认为是高电平，电压低于0. 8V时认为是低电平。0. 7V小于0. 8V，因此即使CKE信号的电压等于饱和电压Ube = 0. 7V，仍是低电平，内存保持在自刷新状态。如果考虑0. 7V距离0. 8V的门限裕量不大，PNP三极管选型时可以优先选择饱和电压Ube更低的锗三极管。如果外界的串扰是施加在内存控制器201的输出信号上，该输出信号的电平变化作用在PNP型三极管202的基极，PNP型三极管202仍然保持截止状态，不会对内存锁存CKE
信号产生影响。可以看出，本发明实施例提出的用于可靠保持内存自刷新状态的低功耗电路并不需要外界电源输入，相比现有技术中采用的锁存器的方法，十分节省电能。在正常情况下， 内存控制器输出信号和CKE信号均靠电阻下拉到低电平，不会消耗电能；存在干扰的情况下，PNP型三极管可以在CKE信号变为高电平之前将干扰能量接地释放，将CKE信号稳定保持在地电平，比现有技术中仅靠电阻拉低CKE信号的方法更为可靠。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种可靠保持内存自刷新状态的低功耗电路，其特征在于，所述低功耗电路包括第一电阻、第二电阻和PNP型三极管；所述PNP型三极管的基极分别与第一电阻的一端以及内存控制器的输出端连接，所述第一电阻的另一端接地；所述PNP型三极管的发射极分别与第二电阻的一端以及内存的时钟信号输入端连接，所述第二电阻的另一端接地；PNP型三极管的集电极接地。
2.根据权利要求1所述的低功耗电路，其特征在于，所述PNP型三极管为硅三极管。
3.根据权利要求1所述的低功耗电路，其特征在于，所述PNP型三极管为锗三极管。
4.根据权利要求1所述的低功耗电路，其特征在于，所述第一电阻的阻值为Ik欧姆至 IOk欧姆。
5.根据权利要求1所述的低功耗电路，其特征在于，所述第二电阻的阻值为Ik欧姆至 IOk欧姆。
全文摘要
本发明提供了一种可靠保持内存自刷新状态的低功耗电路，所述低功耗电路包括第一电阻、第二电阻和PNP型三极管；所述PNP型三极管的基极分别与第一电阻的一端以及内存控制器的输出端连接，所述第一电阻的另一端接地；所述PNP型三极管的发射极分别与第二电阻的一端以及内存的时钟信号输入端连接，所述第二电阻的另一端接地；PNP型三极管的集电极接地。本发明提出的电路可以稳定可靠地使内存维持在自刷新状态，并且该电路本身并不需要额外供电。
文档编号G11C11/402GK102290094SQ20111018564
公开日2011年12月21日 申请日期2011年7月1日 优先权日2011年7月1日
发明者唐斌 申请人:创新科存储技术(深圳)有限公司, 创新科存储技术有限公司