专利名称：一种烧录器及其刷写数据输出切换电路的制作方法
技术领域：
本实用新型属于数据传输控制领域，尤其涉及一种烧录器及其刷写数据输出切换电路。
背景技术：
目前，在工业设计研发过程中常采用SPIGerial Peripheral hterface，串行外设接口)ROM存储BIOS数据。在使用现有的烧录器对SPI ROM进行BIOS数据烧录时，需要将SPI ROM的管脚与烧录器的烧录插座的插口一一对应连接，因此，工作人员则需要在确认 SPI ROM的管脚封装的前提下，才能将SPIROM准确地插入烧录插座；此外，如果SPI ROM的表面丝印磨损严重，工作人员无法辨认其管脚封装时，则需要通过试探性地将SPI ROM插入烧录插座后进行BIOS数据烧录，若在烧录过程中发现无法刷写BIOS数据，则证明SPIROM 插反了，此时则需要工作人员将SPI ROM取出并反方向插入烧录插座，然后进行BIOS数据烧录。由于现有的烧录器在SPI ROM与烧录插座连接错误时，无法自适应调整BIOS数据输出路径，使得工作人员在使用烧录器时花费了大量时间用于对SPIROM的管脚与烧录插座的插口连接关系的识别，降低了对SPI ROM进行数据烧录的效率。因此，现有的烧录器存在的当SPI ROM与烧录插座连接错误时，无法自适应调整BIOS数据输出路径的问题。
实用新型内容本实用新型的目的在于提供一种烧录器刷写数据输出切换电路，旨在解决现有的烧录器存在的当SPI ROM与烧录插座连接错误时，无法自适应调整BIOS数据输出路径的问题。本实用新型是这样实现的，一种烧录器刷写数据输出切换电路，与烧录器的主控制器、隔离电路、烧录接口电路及直流电源相连接，所述烧录器刷写数据输出切换电路包括输入端接所述隔离电路的输出端，输出端接所述烧录接口电路的输入端，电源端接所述直流电源的输出端，对BIOS数据的输出路径进行切换控制的数据输出切换单元；控制端接所述主控制器的通用输入输出口，输入端同时与所述数据输出切换单元的切换控制端及所述直流电源的输出端相连接，输出端接地，根据所述主控制器输出控制信号对所述数据输出切换单元的工作状态进行控制的开关单元。本实用新型的另一目的还在于提供一种烧录器，包括主控制器、隔离电路、烧录接口电路及直流电源，所述烧录器还包括烧录器刷写数据输出切换电路，所述烧录器刷写数据输出切换电路与所述主控制器、所述隔离电路、所述烧录接口电路及所述直流电源相连接，所述烧录器刷写数据输出切换电路包括输入端接所述隔离电路的输出端，输出端接所述烧录接口电路的输入端，电源端接所述直流电源的输出端，对BIOS数据的输出路径进行切换控制的数据输出切换单元；[0010]控制端接所述主控制器的通用输入输出口，输入端同时与所述数据输出切换单元的切换控制端及所述直流电源的输出端相连接，输出端接地，根据所述主控制器输出控制信号对所述数据输出切换单元的工作状态进行控制的开关单元。[0011]在本实用新型中，通过采用包括所述数据输出切换单元和所述开关单元构成的所述烧录器刷写数据输出切换电路，能够自动检测SPI ROM与烧录接口电路的连接情况，并在 SPI ROM与烧录接口电路的连接发生错误时自动切换BIOS数据的输出路径，使BIOS数据能够正常写入SPI ROM，且不需要调整SPI ROM的管脚方向，提高了对SPI ROM的数据烧录效率，从而解决了现有的烧录器存在的当SPI ROM与烧录接口电路连接错误时，无法自适应调整BIOS数据输出路径的问题。
[0012]图1是本实用新型实施例提供的烧录器刷写数据输出切换电路的模块结构；[0013]图2是本实用新型实施例提供的烧录器刷写数据输出切换电路的示例电路图。
具体实施方式
[0014]为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。[0015]图1示出了本实用新型实施例提供的烧录器刷写数据输出切换电路的模块结构， 为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下[0016]烧录器刷写数据输出切换电路100与烧录器的主控制器200、隔离电路300、烧录接口电路400及直流电源500相连接，烧录器刷写数据输出切换电路100包括[0017]输入端接隔离电路300的输出端，输出端接烧录接口电路400的输入端，电源端接直流电源500的输出端，对BIOS数据的输出路径进行切换控制的数据输出切换单元101 ；[0018]控制端接主控制器200的通用输入输出口 GPI0，输入端同时与数据输出切换单元 101的切换控制端及直流电源500的输出端，输出端接地，根据主控制器200输出控制信号对数据输出切换单元101的工作状态进行控制的开关单元102。[0019]烧录器刷写数据输出切换电路100还包括一限流电阻R1，限流电阻Rl的第一端接直流电源500的输出端，限流电阻Rl的第二端同时与数据输出切换单元101的切换控制端及开关单元102的输入端相连接。[0020]在本实用新型实施例中，主控制器200与隔离电路300相连接，主控制器200和烧录接口电路400均与直流电源500相连接。[0021]图2示出了本实用新型实施例提供的烧录器刷写数据输出切换电路的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下[0022]作为本实用新型一实施例，数据输出切换单元101为一 TS3DV520E多路复用器开关Ul，TS3DV520E多路复用器开关Ul的第一电源脚VCC0、第二电源脚VCC1、第三电源脚 VCC2、第四电源脚VCC3、第五电源脚VCC4、第六电源脚VCC5及第七电源脚VCC6均与直流电源500的输出端相连接，TS3DV520E多路复用器开关Ul的第一输入脚A0、第二输入脚Al、第三输入脚A2及第四输入脚A3构成数据输出切换单元101的输入端，TS3DV520E多路复用5器开关Ul的选通脚SEL为数据输出切换单元101的切换控制端，TS3DV520E多路复用器开关Ul的第一输出脚0B1、第二输出脚1B1、第三输出脚2B1、第四输出脚;3B1、第五输出脚4B1 及第六输出脚5B1构成数据输出切换单元101的输出端，TS3DV520E多路复用器开关Ul的第七输出脚0B2、第八输出脚1B2、第九输出脚2B2、第十输出脚!3B2、第十一输出脚4B2及第十二输出脚5B2分别与TS3DV520E多路复用器开关Ul的第三输出脚2B1、第四输出脚!3B1、 第一输出脚0B1、第二输出脚1B1、第六输出脚5B1及第五输出脚4B1相连接，TS3DV520E多路复用器开关Ul的第五输入脚A4接直流电源500的输出端，TS3DV520E多路复用器开关 Ul的第六输入脚A5和接地脚GND均接地。作为本实用新型一实施例，开关单元102为一 N型MOS管Ql，N型MOS管Ql的栅极、漏极和源极分别为开关单元102的控制端、输入端和输出端。在本实用新型实施例中，直流电源500的输出电压为3. 3V。主控制器200的电源端VCC接直流电源500的输出端，主控制器200的接地端GND接地。隔离电路300包括N型MOS管Q2、N型MOS管Q3、N型MOS管Q4及N型MOS管Q5， N型MOS管Q2的栅极、N型MOS管Q3的栅极、N型MOS管Q4的栅极及N型MOS管Q5的栅极均与12V直流电源相连接，N型MOS管Q2的源极、N型MOS管Q3的源极、N型MOS管Q4 的源极及N型MOS管Q5的源极分别与主控制器200的片选信号输出端CS、时钟信号输出端 CLK、串行输出端MISO及串行输入端MOSI相连接，N型MOS管Q2的漏极、N型MOS管Q3的漏极、N型MOS管Q4的漏极及N型MOS管Q5的漏极构成隔离电路300的输出端。烧录接口电路400包括烧录插座U2、电阻R2及电阻R3，烧录插座U2的片选端CS、 串行输出端MIS0、串行输入端MOSI、时钟信号端CLK、电源端VCC及接地端GND构成烧录接口电路400的输入端，烧录插座U2的片选端CS、时钟信号端CLK、串行输入端M0SI、串行输出端MIS0、电源端VCC及接地端GND分别与TS3DV520E多路复用器开关Ul的第一输出脚 0B1、第二输出脚1B1、第三输出脚2B1、第四输出脚:3B1、第五输出脚4B1及第六输出脚5B1， 烧录插座U2的写保护端WP接电阻R2的第一端，电阻R2的第二端为烧录接口电路400的电源端，烧录插座U2的暂停功能端HOLD接电阻R3的第一端，电阻R3的第二端接电阻R2 的第二端。以下结合烧录器刷写数据输出切换电路100的工作原理对其作进一步描述SPI ROM被插入烧录插座400，主控制器200通过USB接口与计算机PC进行数据交互，计算机PC开启烧录软件后，主控制器200凭借其内部的SPI协议，通过TS3DV520E多路复用器开关Ul与SPI ROM进行数据交互。在默认状态下，主控制器200输出的数据通过隔离电路300后进入TS3DV520E多路复用器开关Ul，并由TS3DV520E多路复用器开关Ul的第一输出脚0B1、第二输出脚1B1、第三输出脚2B1、第四输出脚;3B1、第五输出脚4B1及第六输出脚5B1输出至烧录插座U2。当SPI ROM的各个管脚与烧录插座U2各端口连接时，两者的连接数据会通过烧录插座U2的串行输出端MISO输出至TS3DV520E多路复用器开关Ul的第四输出脚!3B1，并由 TS3DV520E多路复用器开关Ul的第四输入端A3进入主控制器200的串行输入端MOSI，主控制器200接收到来自烧录插座U2的连接数据后，将连接数据返回给计算机PC。如果SPI ROM与烧录插座U2之间为正向连接时，则表明SPI ROM与烧录插座U2 正确连接，主控制器200从其通用输入输出口 GPIO输出低电平，此时N型MOS管Ql截止，其漏极的电位与限流电阻Rl的第二端电位相同，则TS3DV520E多路复用器开关Ul的选通脚SEL为高电平，TS3DV520E多路复用器开关Ul将由隔离电路300输入的BIOS数据从其第一输出脚0B1、第二输出脚1B1、第三输出脚2B1、第四输出脚;3B1、第五输出脚4B1及第六输出脚5B1输出至烧录插座U2，从而对SPI ROM进行BIOS数据烧录操作。[0031]如果SPI ROM与烧录插座U2之间为反向连接时，则表明SPI ROM与烧录插座U2错误连接，计算机PC命令主控制器200从其通用输入输出口 GPIO输出高电平，此时N型MOS 管Ql导通，并通过其漏极从限流电阻Rl的第二端拉电流，从而使TS3DV520E多路复用器开关Ul的选通脚SEL为低电平，TS3DV520E多路复用器开关Ul自动将BIOS数据输出路径切换到其第七输出脚0B2、第八输出脚1B2、第九输出脚2B2、第十输出脚!3B2、第十一输出脚 4B2及第十二输出脚5B2，于是，从计算机PC输出的BIOS数据依旧能够准确地刷写入SPI R0M，而不会出现刷写错误。[0032]本实用新型实施例还提供了一种包括上述烧录器刷写数据输出切换电路100的烧录器。[0033]在本实用新型实施例中，通过采用包括数据输出切换单元101和开关单元102构成的烧录器刷写数据输出切换电路100，能够自动检测SPI ROM与烧录接口电路400的连接情况，并在SPI ROM与烧录接口电路400的连接发生错误时自动切换BIOS数据的输出路径，使BIOS数据能够正常写入SPI R0M，且不需要调整SPI ROM的管脚方向，提高了对SPI ROM的数据烧录效率，从而解决了现有的烧录器存在的当SPI ROM与烧录接口电路400连接错误时，无法自适应调整BIOS数据输出路径的问题。[0034]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。权利要求1.一种烧录器刷写数据输出切换电路，与烧录器的主控制器、隔离电路、烧录接口电路及直流电源相连接，其特征在于，所述烧录器刷写数据输出切换电路包括输入端接所述隔离电路的输出端，输出端接所述烧录接口电路的输入端，电源端接所述直流电源的输出端，对BIOS数据的输出路径进行切换控制的数据输出切换单元；控制端接所述主控制器的通用输入输出口，输入端同时与所述数据输出切换单元的切换控制端及所述直流电源的输出端相连接，输出端接地，根据所述主控制器输出控制信号对所述数据输出切换单元的工作状态进行控制的开关单元。
2.如权利要求1所述的烧录器刷写数据输出切换电路，其特征在于，所述烧录器刷写数据输出切换电路还包括一限流电阻R1，所述限流电阻Rl的第一端接所述直流电源的输出端，所述限流电阻Rl的第二端同时与所述数据输出切换单元的切换控制端及所述开关单元的输入端相连接。
3.如权利要求1或2所述的烧录器刷写数据输出切换电路，其特征在于，所述数据输出切换单元为一 TS3DV520E多路复用器开关，所述TS3DV520E多路复用器开关的第一电源脚、 第二电源脚、第三电源脚、第四电源脚、第五电源脚、第六电源脚及第七电源脚均与所述直流电源的输出端相连接，所述TS3DV520E多路复用器开关的第一输入脚、第二输入脚、第三输入脚及第四输入脚构成所述数据输出切换单元的输入端，所述TS3DV520E多路复用器开关的选通脚为所述数据输出切换单元的切换控制端，所述TS3DV520E多路复用器开关的第一输出脚、第二输出脚、第三输出脚、第四输出脚、第五输出脚及第六输出脚构成所述数据输出切换单元的输出端，所述TS3DV520E多路复用器开关的第七输出脚、第八输出脚、第九输出脚、第十输出脚、第十一输出脚及第十二输出脚分别与所述TS3DV520E多路复用器开关的第三输出脚、第四输出脚、第一输出脚、第二输出脚、第六输出脚及第五输出脚相连接， 所述TS3DV520E多路复用器开关的第五输入脚接所述直流电源的输出端，所述TS3DV520E 多路复用器开关的第六输入脚和接地脚均接地。
4.如权利要求1或2所述的烧录器刷写数据输出切换电路，其特征在于，所述开关单元为一 N型MOS管Q1，所述N型MOS管Ql的栅极、漏极和源极分别为所述开关单元的控制端、输入端和输出端。
5.一种烧录器，包括主控制器、隔离电路、烧录接口电路及直流电源，其特征在于，所述烧录器还包括烧录器刷写数据输出切换电路，所述烧录器刷写数据输出切换电路分别与所述主控制器、所述隔离电路、所述烧录接口电路及所述直流电源相连接，其特征在于，所述烧录器刷写数据输出切换电路包括输入端接所述隔离电路的输出端，输出端接所述烧录接口电路的输入端，电源端接所述直流电源的输出端，对BIOS数据的输出路径进行切换控制的数据输出切换单元；控制端接所述主控制器的通用输入输出口，输入端同时与所述数据输出切换单元的切换控制端及所述直流电源的输出端相连接，输出端接地，根据所述主控制器输出控制信号对所述数据输出切换单元的工作状态进行控制的开关单元。
6.如权利要求5所述的烧录器刷写数据输出切换电路，其特征在于，所述烧录器刷写数据输出切换电路还包括一限流电阻R1，所述限流电阻Rl的第一端接所述直流电源的输出端，所述限流电阻Rl的第二端同时与所述数据输出切换单元的切换控制端及所述开关单元的输入端相连接。
7.如权利要求5或6所述的烧录器刷写数据输出切换电路，其特征在于，所述数据输出切换单元为一 TS3DV520E多路复用器开关，所述TS3DV520E多路复用器开关的第一电源脚、 第二电源脚、第三电源脚、第四电源脚、第五电源脚、第六电源脚及第七电源脚均与所述直流电源的输出端相连接，所述TS3DV520E多路复用器开关的第一输入脚、第二输入脚、第三输入脚及第四输入脚构成所述数据输出切换单元的输入端，所述TS3DV520E多路复用器开关的选通脚为所述数据输出切换单元的切换控制端，所述TS3DV520E多路复用器开关的第一输出脚、第二输出脚、第三输出脚、第四输出脚、第五输出脚及第六输出脚构成所述数据输出切换单元的输出端，所述TS3DV520E多路复用器开关的第七输出脚、第八输出脚、第九输出脚、第十输出脚、第十一输出脚及第十二输出脚分别与所述TS3DV520E多路复用器开关的第三输出脚、第四输出脚、第一输出脚、第二输出脚、第六输出脚及第五输出脚相连接， 所述TS3DV520E多路复用器开关的第五输入脚接所述直流电源的输出端，所述TS3DV520E 多路复用器开关的第六输入脚和接地脚均接地。
8.如权利要求5或6所述的烧录器刷写数据输出切换电路，其特征在于，所述开关单元为一 N型MOS管Q1，所述N型MOS管Ql的栅极、漏极和源极分别为所述开关单元的控制端、输入端和输出端。
专利摘要本实用新型属于数据传输控制领域，提供了一种烧录器及其刷写数据输出切换电路。在本实用新型中，通过采用包括数据输出切换单元和开关单元构成的烧录器刷写数据输出切换电路，能够自动检测SPI ROM与烧录接口电路的连接情况，并在SPI ROM与烧录接口电路的连接发生错误时自动切换BIOS数据的输出路径，使BIOS数据能够正常写入SPI ROM，且不需要调整SPI ROM的管脚方向，提高了对SPI ROM的数据烧录效率，从而解决了现有的烧录器存在的当SPI ROM与烧录接口电路连接错误时，无法自适应调整BIOS数据输出路径的问题。
文档编号G11C16/10GK202258359SQ201120370658
公开日2012年5月30日 申请日期2011年9月27日 优先权日2011年9月27日
发明者郭振 申请人:深圳市顶星数码网络技术有限公司