存储器系统和用于传输配置命令的方法
【专利摘要】本发明提供一种存储器系统。在该系统中，存在第一动态随机存取存储器集合和第二动态随机存取存储器集合（DRAM）（16A-D）以及系统寄存器（14）。每个DRAM（16）至少具有第一可寻址模式寄存器和第二可寻址模式寄存器（18A-18D），其中所述第二模式寄存器的二进制地址是所述第一模式寄存器的反转的二进制地址。系统寄存器（14）具有被配置为耦合到控制器（12）的输入端、经由第一地址线耦合到第一DRAM集合的输出端、和经由第二地址线耦合到第二DRAM集合的反相输出端。系统寄存器（14）被配置为在所述输入端接收包括地址位和配置位的模式寄存器设置命令，并且经由输出端将模式寄存器设置命令非反相地输出到第一DRAM集合以及经由反相输出端以反相形式将模式寄存器设置命令输出到第二DRAM集合。
【专利说明】存储器系统和用于传输配置命令的方法
【技术领域】
[0001]本发明涉及存储器系统和用于传输配置命令的方法。更具体地，本发明涉及包括系统寄存器和两个动态随机存取存储器(DRAM)集合或者DRAM集合的存储器系统，其。本发明进一步更具体地涉及用于向可寻址模式寄存器传输模式寄存器设置命令的方法和用于向系统寄存器发送寄存器控制字的方法。
【背景技术】
[0002]存储器系统用于，例如计算机中，特别是在要求大量存储器的服务器计算机中。这种存储器系统可以包括存储器模块，其可以被实现为双列直插式存储器模块(DIMM)。存储器控制器可以驱动存储器模块。考虑到容性和阻性负载，控制器输出必须向全部相关的存储器模块提供所需的命令/地址信号(CA)，以及相对于时钟信号提供所需的时序。
[0003]所谓的带寄存器的存储器模块附加地包括系统寄存器，其降低对存储器控制器的负载要求。带寄存器的DIMM也被称为RDIMM，其能够容纳若干DRAM芯片，并且使用地址/命令寄存器以从系统卸载(offload)大量的地址线电容(address line capacitance)。
[0004]在带寄存器的DIMM中，全部命令在到达DRAM器件之前必须经过DIMM上的系统寄存器。这种命令可以是写或者读数据。
[0005]根据现有技术，带寄存器的DMM中的系统寄存器在DRAM地址线中对一半的存储器模块使用地址反转，或者换句话说，对DRAM的一个集合或者一个块，以减少开关噪声并减少流入主板终端电压(termination voltage, VTT)稳压器的终端电流(terminationcurrent)。
[0006]存储器系统能够由配置命令配置。因此，在带寄存器的DIMM中，系统寄存器包括一个或者更多个配置寄存器，并且DRAM包括一个或者更多个寄存器。
[0007]DRAM的配置命令被称为模式寄存器设置命令(MRS命令)并且被发送到存储器以控制，例如，各种模式，启动状态更新和进行其它操作。MRS命令包括指定模式寄存器的地址位和用于配置数据自身的配置位。在DIMM或者RDIMM中，相同的MRS命令要被发送到包含在DIMM中的全部DRAM中，并且发送到每个DRAM中的相同模式寄存器地址。
[0008]因而，当配置带寄存器的DMM中的DRAM时，控制器向系统寄存器发送MRS命令，接着系统寄存器在全部DRAM地址线上向全部DRAM发送命令。在具有地址反转的带寄存器的DIMM的情况下，MRS命令将在反转和非反转的地址线上发送。为了同时发送相同的逻辑电平到全部DRAM (根据现有技术)，地址反转被禁用以便发送MRS命令。
[0009]因此，系统检测器必须检测自主板控制器主机到DRAM的MRS命令。在信息被传输通过寄存器之前，该检测或者解码必须实时进行。
[0010]一旦检测到MRS命令，系统寄存器在前三个周期阻止相关的片选信号传播到DRAM，然后其禁用地址反转并利用相同电平驱动全部信号到两侧。这增加开关噪声并要求寄存器的快速动作以阻止片选信号到达DRAM。由于开关噪声增加，寄存器需要将其输出时序从每个命令一个时钟(IT时序)变为每个命令三个时钟(3T时序)以给信号更多建立时间。这种机制增加了寄存器的复杂性并且具有寄存器时延的缺点。
[0011](根据现有技术)通过从控制器向寄存器发送信息对带寄存器的DIMM中的系统寄存器执行配置，其中寄存器使用在正常操作期间不使用的存取机制。一般通过利用地址和命令信号线上的地址/命令信息同时将片选信号拉低来启动对存储器模块的正常存取。信号组合由系统寄存器捕捉并被传输到DRAM。由于存储器模块能够包括两个所谓的块列，每列具有其自身的片选信号，每个模块需要在其连接到存储器控制器的连接处的两个片选信号集合。在正常操作期间，两个片选信号永远不被同时拉低。
[0012]通过同时将片选信号拉低，控制器启动配置写入系统寄存器。不能通过这种存取到达DRAM，因为DRAM将错误地将其解释为对DRAM的存取。因此，通过将片选输出保持高，系统寄存器阻止存取。这种阻止将实时进行并限制寄存器的性能。
【发明内容】
[0013]在一个方面，提供一种存储器系统，其包括系统存储器和第一 DRAM集合和第二DRAM集合。每个DRAM包括至少第一可寻址模式寄存器和第二可寻址模式寄存器。第二模式寄存器的二进制地址是第一模式寄存器的反相二进制地址。所述系统寄存器包括被配置为率禹合到控制器的输入端。系统寄存器包括输出端和反相输出端。该输出端经由第一地址线耦合到第一 DRAM集合。反相输出端经由第二地址线耦合到第二 DRAM集合。
[0014]所述系统寄存器被配置为在输入端接收包括地址位和配置位的模式寄存器设置命令。该系统寄存器被进一步配置为经由所述输出端将所述模式寄存器设置命令非反相地输出到所述第一 DRAM集合以及经由所述反相输出端将所述模式寄存器设置命令以反相形式输出到所述第二 DRAM集合。
[0015]换句话说，在发送MRS命令时，地址保持反转。因此不需要实时检测MRS命令的传送。开关噪声减小并且终端电流减小。不必要将输出时序变为每个命令三个周期(3T时序)以给予信号更多的建立时间。
[0016]作为另一个示例，存储器系统进一步包括控制器。该控制器可以被配置为向系统寄存器发送模式寄存器设置命令，其中每个模式寄存器设置命令后跟着该命令的反转副本。此外，DRAM可以被配置为忽略对第二可寻址模式寄存器的任何存取。
[0017]这意味着，例如，控制器首先发送模式寄存器设置(MRS)命令，其中该模式寄存器设置命令包括指定第一模式寄存器的地址位和配置位。系统寄存器经由输出端向第一 DRAM集合非反转地发送第一命令，其中第一 DRAM集合接收MRS命令中包含的配置位并将它们存储在由地址位指定的第一模式寄存器中。系统寄存器还经由反相输出端向第二 DRAM集合发送反转的第一命令，其中第二DRAM集合接收MRS命令中包含的反相形式的配置位。然而，反转的地址位指定第二 (虚设)模式寄存器，并因此第二 DRAM集合忽略该命令。
[0018]控制器接着发送该命令的反转副本。因而，该命令包括指定第二可寻址模式寄存器的地址位，因为第二模式寄存器的二进制地址是第一模式寄存器的反转的二进制地址。系统寄存器经由输出端向第一 DRAM集合非反转地发送反转副本，其中第一 DRAM集合接收原始配置位的反转副本。然而，地址位也被反转，因而指定第二 (虚设)模式寄存器，并因此第一 DRAM集合忽略该命令。系统寄存器还经由反相输出端向第二 DRAM集合反转地发送反转副本，其中第二 DRAM集合接收MRS命令中包含的原始形式原始形式的配置位(反转了两次)。MRS命令中包含的地址位也被反转两次，因而以它们的原始形式指定第一模式寄存器。因此第二 DRAM集合将把配置位存储在由地址位指定的第一模式寄存器中。
[0019]在两个命令被发送之后，两个DRAM集合中的第一可寻址模式寄存器将存储有相同的配置位。第二模式寄存器在两个集合中都被忽略。
[0020]地址反转能够被保持，而不是三个时钟时序(3T时序)，实现了两个时钟时序(2T时序)。
[0021]在另一个示例中，所述DRAM可被配置为将对第二可寻址模式寄存器的存取当作对具有反转配置位的第一可寻址寄存器的存取。根据本发明的该方面，控制器只发送模式寄存器设置命令一次。
[0022]这表示，例如，系统寄存器接收模式寄存器设置(MRS)命令，其包含指定第一模式寄存器的地址位和配置位。系统寄存器经由输出端非反转地向第一 DRAM集合发送该命令，其中，第一 DRAM集合将该命令中包含的配置位存储由地址为位指定的第一模式寄存器中。
[0023]系统寄存器经由反相输出端以反相形式向第二 DRAM集合发送该命令。反转的地址位将指定第二模式寄存器，因此第二 DRAM集合将该命令当作对相应的第一模式寄存器的存取并且以反转形式(因而，是以原始形式)存储MRS命令中包含的配置位。之后，DRAM的两个集合的第一模式寄存器包含相同的配置位。
[0024]地址转换能够被保持，而不是三个时钟时序(3T时序)，实现了一个钟时序(IT时序)。
[0025]在另一个示例中，每个DRAM能够包括多对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，在一对中，第二模式寄存器的二进制地址可以是第一模式寄存器的反转的二进制地址。例如，如果有八个对，则在第一对中，第一可寻址模式寄存器具有二进制地址“0000”，则对应的第二可寻址模式寄存器具有的地址为“11111”，另一对将是“0001”和“1110”，并且以此类推。
[0026]在每个DRAM具有八对模式寄存器的一个示例中，每个DRAM的八个不同的模式寄存器可以用于不同模式寄存器设置，正如本发明中，这些是第一模式寄存器。其它八个模式寄存器将不用于存储配置数据，正如本发明中，这些是第二模式寄存器。
[0027]在另一个示例中，对第一可寻址模式寄存器中的具体一个的存取可以被DRAM认为是“空操作”存取。相反，第一可寻址模式寄存器的所述具体一个的地址被用于从控制器向系统寄存器发送配置信息。
[0028]在每个DARAM的八对模式寄存器的一个示例中，MRS命令可以包括第一可寻址模式寄存器的第八个的地址“0111”。DRAM可以被配置为将包括这个地址的命令视作“空操作”。然后该命令可以包括在配置位的位置处的寄存器控制字(RCW)地址和作为系统寄存器的配置数据的寄存器控制字。
[0029]该配置信息可用于；例如，时钟使能、软复位或者软关电。因而，与现有技术相反，不用为这些功能提供专用引脚。
[0030]此外，提供一种用于向存储器系统中的可寻址模式寄存器传输模式寄存器设置命令的方法，该存储器系统包括系统寄存器和第一 DRAM集合和第二 DRAM集合。每个DRAM至少包括一对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，第二模式寄存器的二进制地址是第一模式寄存器的反转的二进制地址。[0031]该系统寄存器接收模式寄存器设置命令，该命令包括地址位和配置位。系统寄存器向第一 DRAM集合发送模式寄存器设置命令。系统寄存器以反转形式向第二 DRAM集合发送模式寄存器设置命令。
[0032]作为一个示例，系统寄存器第二次以反转形式接收模式寄存器设置命令。系统寄存器可以向第一 DRAM集合发送反转的模式寄存器设置命令。系统寄存器可以以反转形式向第二 DRAM集合发送反转的模式寄存器设置命令。包含在寄存器设置命令中的配置位将被存储在这两个DRAM集合寻址的第一模式寄存器中。
[0033]在另一个示例中，如果包含在模式寄存器设置命令中的地址是第二模式寄存器的地址，则DRAM被配置为反转模式寄存器设置命令。反转之后，该地址是第一模式寄存器的地址，并且配置位被存储在被寻址的第一模式寄存器中。
[0034]在一个方面,提供一种向存储器系统中的系统寄存器发送寄存器控制字的方法。该存储器系统包括系统寄存器和第一 DRAM集合和第二 DRAM集合。每个DRAM包括至少一对第一可寻址模式寄存器和第二可寻址模式寄存器。在一对中，第二模式寄存器的二进制地址是第一模式寄存器的反相地址。系统寄存器接收包括地址位和配置位的模式寄存器设置命令。地址位指定被DRAM认为是空操作(NOP)存取的可寻址模式寄存器的具体一个。所述配置位包括系统寄存器的寄存器控制字地址和配置数据。系统寄存器检测模式寄存器中的所述具体一个的地址。该系统寄存器将配置数据存储在配置寄存器中的寄存器控制字地址处。
[0035]因而，系统寄存器不需要通过将片选输出保持高来阻止存取。不必须实时阻止，而且增强了寄存器性能。
【专利附图】
【附图说明】
[0036]参照附图描述示例性实施方式，其中:
[0037]图1是一种存储器系统的简化示意图的示例；
[0038]图2是一种系统寄存器的简化不意图的不例；
[0039]图3是示出MRS命令和MRS命令的改变的简化示例的示例性表格；
[0040]图4是示出MRS命令和对MRS命令的改变的简化示例的示例性表格；以及
[0041]图5是示出用于系统寄存器的配置的MRS命令和对命令的改变的简化示例的示例性表格。
【具体实施方式】
[0042]图1示例性表示包括存储器系统10和存储器控制器12的电子装置。在该示例性实施方式中，存储器控制器12不是存储器系统10的部分。在其它实施方式中，控制器可以被包括在存储器系统中。
[0043]存储器系统10包括系统寄存器14、具有DRAM16A和16B的第一动态随机存取存储器(DRAM)集合、具有DRAM16C和16D的第二 DRAM集合。每个DRAM16A-16D分别包括多个模式寄存器18A到18D。例如，在每个DRAM中可具有16个模式寄存器，即MRO到MR15。在每个DRAM中还可以仅有8个模式寄存器。在每个DRAM中至少存在2个模式寄存器。模式寄存器可以形成模式寄存器对，并且更具体地，第一可寻址模式寄存器和第二可寻址模式寄存器的对。在该对中，第二模式寄存器的二进制地址可以是第一模式寄存器的反相地址。应理解，每个DRAM包括相同地址下的可寻址的模式寄存器。例如，每个DRAM中的MRO可以具有二进制地址“0000”，而MRl5具有二进制地址“1111”。
[0044]存储器16A到16D可以与系统寄存器14 一起在被称为RDMM (带寄存器的DMM)的双列直插式存储器模块(DMM)上实现。图1所示的存储器系统10仅包括一个RDMM，其由存储器控制器12控制。本领域技术人员应清楚的是存储器控制器12可以控制多个存储器模块，其中每个存储器模块包括系统寄存器和多个DRAM，每个DRAM具有多个模式寄存器。
[0045]系统寄存器14包括输入端20，其通过线22与存储器控制器12连接。线22可以包括DRAM块地址线。存储器控制器12还由线24连接到系统寄存器14，其中，在线24上发送时钟。本领域技术人员将认识到存储器控制器12可以附加地由数据和选通线直接连接到DRAM16A-16D。这些连接对于本发明不重要，为了简化表示而省略。
[0046]系统寄存器14包括输出端26，其由第一地址线27耦合到第一 DRAM集合16A和16B。系统寄存器14还通过时钟线28与DRAM16A和16B连接。
[0047]系统寄存器14还包括反相输出端30，其由第二地址线31耦合到第二 DRAM集合16C和16D。系统寄存器14还通过时钟线32与DRAM16C和16D连接。每个DRAM集合可以包括超过两个DRAM。
[0048]在操作中，二进制模式寄存器设置(MRS)命令从存储器控制器12经由线22发送到系统寄存器14，作为所谓的DB信号。线22可以是DRAM块地址线。系统寄存器14可以被配置为经由输出端26以非反转形式在线27上向DRAM16A和16B并且更具体地向模式寄存器18A和18B发送所接收的MRS命令，作为所谓的QA信号。线27可以是DRAM块地址线。系统寄存器14可以被配置为经由反相输出端30以反转形式在线31上向DRAM16C和16D并且更具体地向模式寄存器18C和18D发送所接收的MRS命令，作为所谓的QB信号。线31可以是DRAM块地址线。
[0049]图2更详细地示出系统寄存器14。时钟线24、28和32未表示。系统寄存器14包括四个放大器34A、34B、34C和34D和四个反相放大器36A、36B、36C和36D。系统寄存器14还包括对应于图1所示的输入端20的四个输入端20A、20B、20C和20D，它们分别连接到对应于图1中的线22的线22A、22B、22C和22D。DRAM块地址信号DBAO, DBAU DBGO和DBGl分别在线22A、22B、22C和22D上发送。
[0050]系统寄存器14还包括对应于图1所示的输出端26的四个输出端26A、26B、26C和26D，它们分别连接到对应于图1中的线27的线27A、27B、27C和27D。输出信号QABA0、QABAU QABGO和AQBGl分别在线27A、27B、27C和27D上发送。系统寄存器14还包括对应于图1所示的输出端30的四个反相输出端30A、30B、30C和30D，其分别连接到线31A、31B、31C 和 31D。输出信号 QBBAO、QBBA1、QBBGO 和 QBBGl 分别在线 31A、31B、31C 和 31D 上发送。
[0051]在操作中，信号DBAO经由线22A输入到系统寄存器14，并且在输出端26A上输出，作为输出信号QABAO，其被发送到第一 DRAM块或第一 DRAM集合的DRAM 16A和16B。信号DBAO还以反转形式作为信号QBBAO在输出端30A输出，其被发送到第二 DRAM集合的DRAM16C和16D。
[0052]信号DBAl在输入端20B被输入到寄存器14并经由输出端26B作为信号QABAl发送到DRAM16A到16B，并经由输出端30B作为信号QBBAl以反转形式输出到DRAM16C和16D。类似地，信号DBGO和DBGl被输入到系统寄存器14，并且以非反转形式作为QABGO和QABGl输出到DRAM16A和16B，并且以反转形式作为信号QBBGO和QBBGl输出到DRAM16C和16D。
[0053]图3到图5示出根据本发明的实施方式的对MRS命令的改变。系统寄存器14在其输入端20从控制器12接收第一 MRS命令。如图3中的表的第三行所示，MRS命令可以包括地址位“0001”和配置位“111111111111”。如表的下一行所示，命令可以在输出端26非反转地输出到第一 DRAM集合16A和16B。该命令还可以以反转形式在反相输出端30输出到第二 DRAM集合16C和16D，如表的第五行所示，具有地址“1000”和配置位“000000000000”。
[0054]接着控制器12可以发送第二 MRS命令，它是第一 MRS命令的反转副本。反转副本的地址位和配置位在图3中显示在标题“第二命令”下。如表的下一行所示，命令可以在输出端26非反转地输出到第一 DRAM集合16A和16B。该命令还可以以反转形式在反相输出端30输出到第二 DRAM集合16C和16D，如图3中的表最后一行所示。
[0055]命令中包括的配置位将仅存储在第一模式寄存器的地址处。地址“0001”是第一模式寄存器的地址，而地址“1110”是第二模式寄存器的地址。因而，在第一命令之后，配置位“ 111111111111”将被存储在第一 DRAM集合的具有地址“0001”的所有第一模式寄存器中。第二 DRAM集合的的模式寄存器中将不存储任何信息，因为地址位“1110”指示第二模式寄存器。
[0056]在第二命令之后，配置位“111111111111”将被存储在第二 DRAM集合的具有地址“0001”的所有第一模式寄存器中。第一 DRAM集合的模式寄存器中将不存储任何信息，因为地址位“1110”指示第二模式寄存器。
[0057]在两个命令之后，两个DRAM集合中具有具有地址“0001”的全部第一模式寄存器将包括相同的配置位。
[0058]在另一个实施方式中,MRS命令可以仅从控制器向系统控制器14发送一次。如图4中的表的第二行所示，MRS命令可以包括地址位“0001”和配置位“111111111111”。如表的下一行所示，该命令可以在输出端26非反转地输出到第一 DRAM集合16A和16B。该命令还可以以反转形式在反相输出端30以反相形式输出到第二 DRAM集合16C和16D，如表的倒
数第二行所示。
[0059]根据本发明的该实施方式，DRAM被配置为检测命令中包含的地址是否是第二模式寄存器的地址。在此情况下，该命令将被反转。此外，命令中包含的配置位将仅存储在第一模式寄存器的地址处。
[0060]因而，配置位“ 111111111111”将存储在第一 DRAM集合中的具有地址“0001”的全部第一模式寄存器中。第二 DRAM集合将检测指示第二模式寄存器的地址“ 1110”，从而反转该明了，如图4中的表的最后一行所示。接着，第二DRAM集合将存储配置位“ 111111111111”在具有地址“0001”的全部第一模式寄存器中。
[0061]换句话说，两个DRAM集合中的具有地址“0001”的全部第一模式寄存器将包括相同的配置位。
[0062]根据本发明的另一个实施方式，寄存器控制字可以通过使用MRS命令被发送到系统寄存器。如图5第二行所示，控制器12可以发送MRS命令，其包括地址位“0111”和配置位“ 101011111111 ”。如表的下一行所示，该命令可以在输出端26非反转地输出到第一 DRAM集合16A和16B。该命令还可以以反相形式在反相输出端30输出到第二 DRAM集合16C和16D，如表的第四行所示。地址位“0111”可以指定第一模式寄存器但是被全部DRAM认为是“空操作”存取。换句话说，DRAM将不对命令反应。(反转的)地址位“1000”可以指定第二模式寄存器和因此将不被DRAM考虑。然而，系统寄存器14可以被配置为将地址位“0111”当作寄存器字被发送的信息，表示系统寄存器自身的配置信息。接着，配置位“0101”的前四位可以是寄存器控制字地址，而其它位“ 11111111”可以代表系统寄存器自身的配置数据。
[0063]根据本发明，在MRS存取期间，存储器系统可以保持地址反转。因而不扰动信号完整性和VTT稳压器的电流。电压VTT通常是工作电压的一半，因此，例如在500mV到600mV的范围内。在现有技术中，地址反转必须被关闭而且时序必须从每个命令一个时钟改变为每个命令三个时钟。在多个连续MRS命令的情况下，根据现有技术，存储器系统必须确保VTT稳压器足够强壮以支持大量的输出同时切换到相同电平。相反，在根据本发明的系统中不必要太大的VTT稳压器以在MRS命令期间支持同时切换大量的输出端。
[0064]本领域技术人员将认识到在所要求保护的本发明的范围内，可以对所描述的示例性实施方式进行修改，并且可能有许多其它的实施方式。
【权利要求】
1.一种存储器系统，其包括: 第一动态随机存取存储器集合，即DRAM集合，和第二 DRAM集合，每个DRAM至少具有第一可寻址模式寄存器和第二可寻址模式寄存器，其中所述第二模式寄存器的二进制地址是所述第一模式寄存器的反转的二进制地址；和 系统寄存器，所述系统寄存器具有被配置为耦合到控制器的输入端、经由第一地址线耦合到所述第一 DRAM集合的输出端和经由第二地址线耦合到第二 DRAM集合的反相输出端，其其中，所述系统寄存器被配置为在所述输入端接收包括地址位和配置位的模式寄存器设置命令，并且经由所述输出端将所述模式寄存器设置命令非反相地输出到所述第一DRAM集合，以及经由所述反相输出端以反相形式将所述模式寄存器设置命令输出到所述第二 DRAM集合。
2.根据权利要求1所述的存储器系统，其中，所述系统进一步包括控制器，其中，所述控制器被配置为向所述系统寄存器发送每个模式寄存器设置命令，其后是所述命令的反转副本，并且其中所述dram被配置为忽略对所述第二可寻址模式寄存器的任何存取。
3.根据权利要求1所述的存储器系统，其中，所述DRAM被配置为将对所述第二可寻址模式寄存器的存取当作对具有反转配置位的所述第一可寻址寄存器的存取。
4.根据权利要求1所述的存储器系统，其中每个DRAM包括多对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，在一对中，所述第二模式寄存器的所述二进制地址是所述第一模式寄存器的所述反转的二进制地址。
5.根据权利要求4所述的存储器系统，其中，对第一可寻址模式寄存器和第二可寻址模式寄存器中的具体一个的存取被所述DRAM视为空操作存取，即NOP存取，并且其中所述系统寄存器被配置为将包括所述模式寄存器的其中一个的模式寄存器设置命令当作所述系统寄存器的配置信息。
6.根据权利要求5所述的存储器系统，其中所述配置信息包括时钟使能CKE、软复位和软关电中的一个。
7.一种用于向存储器系统中的可寻址模式寄存器传输模式寄存器设置命令的方法，所述存储器系统具有系统寄存器，和第一 DRAM集合和第二 DRAM集合，每个DRAM至少具有一对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，在一对中，第二模式寄存器的二进制地址是所述第一模式寄存器的反转的二进制地址；所述方法包括以下步骤: 由所述系统寄存器接收包括地址位和配置位的模式寄存器设置命令； 从所述系统寄存器将所述模式寄存器设置命令非反相地发送到所述第一 DRAM集合；以及 从所述系统寄存器以反相形式将所述模式寄存器设置命令发送到所述第二 DRAM集入口 ο
8.根据权利要求7所述的方法，其中所述方法进一步包括以下步骤: 由所述系统寄存器以反相形式接收所述模式寄存器设置命令； 从所述系统寄存器将所述反转的模式寄存器设置命令发送到所述第一 DRAM集合； 从所述系统寄存器将所述反转的模式寄存器设置命令发送到所述第二 DRAM集合；以及 将包含在所述寄存器设置命令中的所述配置位存储在被寻址的所述第一模式寄存器中。
9.根据权利要求7所述的方法，其中所述方法进一步包括以下步骤:如果其中包含的所述地址是第二模式寄存器，则在所述DRAM中反转所述模式寄存器设置命令，以及因此将包含在所述寄存器设置命令中的反转的配置位存储在被寻址的所述第一模式寄存器中。
10.一种用于向存储器系统中的系统寄存器发送寄存器控制字的方法，所述存储器系统具有所述系统寄存器，和第一 DRAM集合和第二 DRAM集合，每个DRAM具有至少一对第一可寻址模式寄存器和第二可寻址模式寄存器，其中，在一对中，所述第二模式寄存器的二进制地址是所述第一模式寄存器的反转的地址；所述方法包括以下步骤: 由所述系统寄存器接收包括地址位和配置位的模式寄存器设置命令；其中所述地址位指定被所述DRAM视为是NOP存取的所述可寻址模式寄存器的具体一个，并且其中所述配置位包括所述系统寄存器的寄存器控制字地址和配置数据； 检测所述系统寄存器中的所述模式寄存器中的所述具体一个的所述地址；以及 将所述配置数据存储在所·述系统寄存器中的所述寄存器控制字地址处。
【文档编号】G11C11/4096GK103718246SQ201280036448
【公开日】2014年4月9日 申请日期:2012年7月23日 优先权日:2011年7月22日
【发明者】I·E·弗兰克 申请人:德克萨斯仪器股份有限公司