相变存储器系统的制作方法
【专利摘要】本发明提供一种相变存储器系统，至少包括：I2C接口电路模块、交互电路模块和相变存储器模块；所述相变存储器模块包括存储阵列；I2C接口电路模块分别与交互电路模块和相变存储器模块相连，其中，所述交互电路模块适于在接收所述前字节数据读取信号或者所述字节数据发送信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的读/写触发信号，以使得所述I2C接口电路模块从所述字节地址信号对应的字节存储阵列中读出相应的串行读出数据或者使得所述I2C接口电路模块向所述字节地址信号对应的字节存储阵列中写入相应的串行写入数据。所述相变存储器系统无论从功耗还是速率方面，相变存储器都优于传统的EEPROM。
【专利说明】相变存储器系统
【技术领域】
[0001]本发明涉及一种半导体【技术领域】，特别是涉及一种相变存储器系统。
【背景技术】
[0002]相变存储器是利用相变材料(如Ge2Sb2Te5)的相变特性实现数据存储。相变材料在不同的电脉冲下可以实现晶态以及非晶态之间的转换。相变材料在非晶态时呈现出高阻状态，用来存储数据“ I”;相变材料在晶态时呈现出低阻状态，用来存储数据“O”。
[0003]图1是读写过程中加给相变单元的电脉冲示意图。给相变材料添加一个高且窄的Reset编程脉冲Irpls，会使得加热温度达到相变材料的融化温度Tm，使相变材料处于非晶态，非晶态呈现出高阻状态，即实现写I ;给相变材料添加一个矮且宽的Set编程脉冲Ispls,当加热温度高于相变材料的结晶温度Tc低于融化温度Tm并且保持一定的时间，会使得相变材料处于晶态，晶态呈现出低阻状态，即实现写O。对于读过程，需要给相变单元添加一个不大于相变电阻阈值的电压脉冲，即读脉冲Vrd，以识别相变单元的高低阻值。
[0004]相变存储器被认为最有可能在不远的将来替代闪存(Flash)成为主流非易失性存储器。这是由于其操作电压低，读取速度快，可以位操作，写擦速度远远快于闪存，而且疲劳特性更优异，能够实现上亿次的循环写擦，制造工艺简单且与现在成熟的CMOS工艺兼容，从而能够很容易将其存储位缩小至较小的尺寸。
[0005]需要发展新的技术，以扩展相变存储器的应用。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器系统，用于扩展相变存储器的应用。
[0007]为实现上述目的及其他相关目的，本发明提供一种相变存储器系统，所述相变存储器系统至少包括:
[0008]I2C接口电路模块、交互电路模块和相变存储器模块；所述相变存储器模块包括存储阵列，所述存储阵列中包括至少一字节存储阵列，所述字节存储阵列中包括至少一存储位；
[0009]所述I2C接口电路模块分别与所述交互电路模块和所述相变存储器模块相连，所述I2C接口电路模块适于提供字节地址信号给所述相变存储器以选通所述字节地址信号对应的字节存储阵列；所述I2C接口电路模块还适于提供前字节数据读取信号或者字节数据发送信号给所述交互电路模块；
[0010]所述交互电路模块适于在接收到所述前字节数据读取信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的读触发信号，以使得所述I2C接口电路模块从所述字节地址信号对应的字节存储阵列中读出相应的串行读出数据；
[0011]或者，所述交互电路模块适于在接收到所述字节数据发送信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的写触发信号，以使得所述I2C接口电路模块向所述字节地址信号对应的字节存储阵列中写入相应的串行写入数据。
[0012]优选地，所述相变存储器系统还包括I2C总线，所述I2C总线包括双向串行数据线和串行时钟线，所述双向串行数据线和所述串行时钟线分别与I2C接口电路模块、交互电路模块和相变存储器模块连接，以提供所述相变存储器系统的数据信号和时钟信号。
[0013]优选地，所述交互电路模块包括字节串行选通器、读触发信号产生器和写触发信号产生器；所述相变存储器还包括译码器、读电路和写电路；
[0014]所述译码器接受所述I2C接口电路模块发送的字节地址信号，并选通所述字节地址信号对应的字节存储阵列，所述字节串行选通器接受所述串行时钟线提供的时钟信号和所述前字节数据读取信号或者所述串行时钟线提供的时钟信号和所述字节数据发送信号，输出选通信号，以一一选中所述字节地址对应的字节存储阵列中的存储位；
[0015]同时，所述读触发信号产生器连接串行时钟线，并接受所述前字节数据读取信号，输出读触发信号，所述读电路在所述读触发信号的触发下，发出读脉冲至被字节串行选通器选中的存储位，以读出所选中的存储位存储的数据；
[0016]或者，所述写触发信号产生器连接串行时钟线，并接受所述字节数据发送信号，输出写触发信号，所述写电路接受串行写入数据，并在所述写触发信号的触发下发出写脉冲至被字节串行选通器选中的存储位，以在所选中存储位写入数据。
[0017]优选地，所述字节存储阵列中包括八位存储位；所述字节串行选通器包括四位计数器单元和类译码器单元；
[0018]其中，所述四位计数器包括一脉冲输入端和四位输出端，所述类译码器模块包括四位输入端和八位输出端；
[0019]所述字节数据发送信号与所述前字节数据读取信号通过第一或单元相或，然后再与所述串行时钟线提供的时钟信号通过第一与单元相与后与所述脉冲输入端连接；所述四位计数器的四位输出端输出四位计数值，并发送到所述类译码器的四位输入端；所述类译码器将所述四位计数值转化为八位计数值，并从所述八位输出端输出；所述八位计数值与所述字节数据发送信号通过第二与单元相与并连接至所述存储阵列，作为所述存储阵列的写使能信号，或者所述八位计数值与所述前字节数据读取信号通过第三与单元相与并连接至所述存储阵列，作为所述存储阵列的读使能信号。
[0020]优选地，所述前字节数据读取信号为所述字节数据读取信号前一个串行时钟线的时钟周期开始，持续八个串行时钟线的时钟周期的有效信号。
[0021]优选地，所述存储阵列被划分为至少两页，每页页容量相等，包括至少两个字节阵列，每个字节阵列中存储位的位线相连，每页的位线个数与页写容量相同，连接至同一字线的字节阵列形成一页阵列；所述字线的个数与页数相同；
[0022]其中，所述字节地址信号的低位为位线地址，所述字节地址信号的高位为字线地址；
[0023]当进行字节操作时，选中唯一的字节阵列进行读写操作，当进行页写操作时，选中的字线不变，遍历操作所有的位线。
[0024]如上所述，本发明的相变存储器系统，具有以下有益效果:[0025]本发明的技术方案中提供的相变存储器系统，通过相变存储器与相变存储器I2C接口电路相结合，拓展了相变存储器的应用；另外，由于相变存储器的写速度很高，本发明的技术方案中增加交互电路模块以实现串行的方式对相变存储器进行读写操作，因为采用串行方式可以降低峰值电流，从而减少瞬时功耗，并且采用串行方式可以节省内部电路资源，使得功耗比并行方式大大降低。
[0026]进一步的，与传统的EEPROM和I2C接口电路结合的方式相比，通过I2C接口电路对传统的EEPROM进行写操作需要几毫秒时间的写等待的过程(即第一轮写后需要等待足够时间才能进行第二轮写或者读)，本发明的技术方案中对相变存储器采取串行的方式，并且由于相变存储器的高速写速度，使得对相变存储器进行写操作无需写等待。
[0027]因而，本发明的技术方案提供的相变存储器系统无论从功耗还是速率方面，相变存储器都优于传统的EEPR0M。
【专利附图】
【附图说明】
[0028]图1显示为传统技术中在读写过程中加给相变单元的电脉冲的示意图。
[0029]图2显示为本发明提供的实施方式中将相变存储器与接口电路相结合的示意图。
[0030]图3显示为本发明提供的实施例中的相变存储器系统的示意图。
[0031]图4显示为本发明提供的实施例中的相变存储器系统中的字节串行选通器的示意图。
[0032]图5显示为本发明提供的实施例中的相变存储器系统中的交互电路的时序图。
[0033]图6显示为本发明提供的实施例中的相变存储器系统进行页操作的相变存储器阵列的结构示意图。
[0034]元件标号说明`
[0035]Ispls编程脉冲
[0036]Irpls编程脉冲
[0037]Vrd读脉冲
[0038]SDA串行数据线
[0039]SCL串行时钟线
[0040]Compare当前器件选中使能信号
[0041]St-SpI2C工作指示信号
[0042]StopI2C 停止信号
[0043]W/R读写指示信号
[0044]DeAddr从器件地址信号
[0045]WoAddr串行字节地址信号
[0046]AddKK-1:0>地址信号
[0047]DataIn串行写入数据
[0048]DataOut串行读出数据
[0049]WData字节数据发送信号
[0050]WRI2C读写工作信号
[0051]RData字节数据读取信号[0052]Tff<7:0>写使能信号
[0053]TR<7:0>读使能信号
[0054]REn读触发信号
[0055]WEn写触发信号
[0056]Rdata_b前字节数据读取信号
[0057]BL<M-1:0>位线
[0058]WL<N-1:0>字线
[0059]Num〈3:0>四位计数值
[0060]Sff <7:0>八位计数值
【具体实施方式】
[0061]为了拓展相变存储器的应用，本发明提供一种相变存储器系统，以将相变存储器与I2C(Inter-1ntegrated Circuit)接口电路相结合,使得相变存储器可以作为挂载在I2C总线上的器件之一。
[0062]本领域技术人员熟知的，I2C总线是由PHILIPS公司开发的两线式串行总线，是微电子通信控制领域广泛采用的一种串行通信总线标准，用于连接微控制器及其外围设备。
[0063]其中，I2C总线只有两根信号线，包括双向串行数据线SDA和串行时钟线SCL。I2C总线协议包含2种写协议和3种读协议，分别为字节写、页写、当前地址读、随机地址读、顺序地址读。I2C总线协议包含如下`几个工作周期:启动信号、从器件地址发送周期、字节地址发送周期、字节数据发送周期、字节数据接收周期、停止信号。
[0064]发明人提供一种所述相变存储器系统，以实现将相变存储器与I2C接口电路相结合，从而拓展了相变存储器的应用的功能，包括:
[0065]I2C接口电路模块、交互电路模块和相变存储器模块；所述相变存储器模块包括存储阵列，所述存储阵列中包括至少一字节存储阵列，所述字节存储阵列中包括至少一存储位；
[0066]所述I2C接口电路模块分别与所述交互电路模块和所述相变存储器模块相连，所述I2C接口电路模块适于提供字节地址信号给所述相变存储器以选通所述字节地址信号对应的字节存储阵列；所述I2C接口电路模块还适于提供前字节数据读取信号或者字节数据发送信号给所述交互电路模块；
[0067]所述交互电路模块适于在接收到所述前字节数据读取信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的读触发信号，以使得所述I2C接口电路模块从所述字节地址信号对应的字节存储阵列中读出相应的串行读出数据DataOut ；
[0068]或者，所述交互电路模块适于在接收到所述字节数据发送信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的写触发信号，以使得所述I2C接口电路模块向所述字节地址信号对应的字节存储阵列中写入相应的串行写入数据 Dataln。
[0069]其中，所述交互电路模块用来实现I2C接口电路与相变存储器间的信号交互，包含读写信号触发器和字节串行读写选通器。[0070]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0071]请参阅图2至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0072]在一种实施方式中，将相变存储器与接口电路相结合的情况可以如图2所示:I2C总线上除了连接有相变存储器，还连接有液晶显示驱动器、微控制器和键盘等器件。其中每个器件都有独一的器件地址，通过I2C总线实现微控制器、键盘、存储器、液晶显示驱动器等多个器件之间的通信。在这其中，相变存储器作为整个系统的数据存储器，既可以作为发送器发送数据，以实现将相变存储位中读取的存储数据送给主机；又可以作为接收器接收数据，以实现将主机想要存储的数据写入相变存储器。
[0073]具体如图3所示，本实施例提供的相变存储器系统包括:
[0074]I2C总线，所述I2C总线包括双向串行数据线SDA和串行时钟线SCL ；
[0075]I2C接口电路模块，所述I2C接口电路模块包括:启动停止控制模块、器件地址比较器模块、有限状态机模块、地址串转并模块、数据输入输出模块；
[0076]交互电路模块，所述交互电路模块包括字节串行选通器、读触发信号产生器和写触发信号产生器；
[0077]相变存储器，所述相变存储器包括存储阵列、译码器、读电路和写电路。
[0078]继续参考图3所示，所述I2C总线的双向串行数据线SDA分别与所述启动停止控制模块、器件地址比较器模块、地址串转并模块和数据输入输出模块相连，所述串行时钟线SCL分别与所述启动停止控制模块、器件地址比较器模块、地址串转并模块、数据输入输出模块以及所述交互电路模块相连；
[0079]所述启动停止控制模块与所述有限状态机模块相连，所述有限状态机模块相连分别与所述器件地址比较器模块、地址串转并模块或数据输入输出模块相连；所述启动停止控制模块发送I2C工作指示信号St_Sp和I2C停止信号Stop给所述有限状态机模块，其中，在启动信号来临后，I2C工作指示信号St_Sp变为高电平，用来指示通信的开始，所述有限状态机模块接受到所述I2C工作指示信号St_Sp，开始记录双向串行数据线SDA传送的I2C协议的几个工作周期，并发送相应的信号以指示相应的模块工作。所述工作周期包括:器件地址发送周期、字节地址发送周期、字节数据发送周期、字节数据接收周期。
[0080]首先，所述有限状态机模块发送从器件地址信号DeAddr至所述器件地址比较器模块，所述器件地址比较器模块在串行时钟线SCL提供的当前器件选中使能信号Compare和双向串行数据线SDA的驱动下，进行当前寻址的从器件与目标寻址的从器件地址的比较，若两者一致，则发送读写指示信号W/R至有限状态机模块，指示有限状态机模块正确传递双向串行数据线SDA将要发出的字节地址，以进入字节地址发送周期；
[0081]在所述字节地址发送周期，所述有限状态机模块发送串行字节地址信号WoAddr至所述地址串转并模块，所述地址串转并模块将串行字节地址信号WoAddr锁存并转换为并行的地址信号AddKK-1: 0>，以送给相变存储器的译码器模块，并且每完成一次字节读或者字节写操作，地址串转并模块都会将锁存的字节地址加I ;
[0082]在所述字节数据发送/接受周期，所述有限状态机模块发送字节数据发送信号WData/字节数据读取信号RData至所述数据输入输出模块；
[0083]其中，针对写操作，在字节数据发送周期，所述数据输入输出模块接受到字节数据发送信号WData，将要写入存储器的数据正确锁存后，以串行的形式将要写入的数据，即串行写入数据DataIn送给相变存储器的写电路；
[0084]针对读操作，在字节数据接收周期，所述数据输入输出模块接受到字节数据读取信号RData，将从存储器中读出的串行数据正确锁存后，按照I2C的读总线协议，以串行的形式将读出的数据，即串行读出数据DataOut传递给数据输入输出模块,从而将读取的数据串行读出数据DataOut传递给所述双向串行数据线SDA。
[0085]继续参考图3所示，所述交互电路模块包括字节串行选通器、读触发信号产生器和写触发信号产生器。
[0086]结合参考图4所示，本实施例中，所述字节串行选通器包括四位计数器单元、类译码器模块；具体的，所述四位计数器单元包括一脉冲输入端CLK和四位输出端，所述类译码器模块包括四位输入端和八位输出端；所述字节数据发送信号WData与所述前字节数据读取信号Rdata_b通过第一或单元相或得到I2C读写工作信号WR，然后I2C读写工作信号WR再与所述串行时钟线SCL提供的时钟信号通过第一与单元相与后与所述脉冲输入端CLK连接；所述四位计数器的四位输出端输出四位计数值Num〈3:0>，并发送到所述类译码器的四位输入端；所述类译码器将所述四位计数值Num〈3:0>转化为八位计数值SW〈7:0>，并从所述八位输出端输出；所述八位计数值SW〈7:0>与所述字节数据发送信号WData通过第二与单元相与连接至所述存储阵列，作为所述存储阵列的写使能信号TW〈7:0>，或者所述八位计数值与所述前字节数据读取信号Rdata_b通过第三与单元相与连接所述存储阵列，作为所述存储阵列的读使能信号TR〈7:0>。
[0087]由于每次进行读写操作，都是以八个串行时钟线SCL提供的SCL时钟周期为最小工作周期，在每个周期进行I位地址的读写操作。四位计数器用来计算SCL周期的个数，再通过组合逻辑构成的类似译码器模块，使得要送到存储阵列的写使能信号TW〈7:0>或者读使能信号TR〈7:0>在读写过程中分别有效。
[0088]所述读触发信号产生器连接串行时钟线SCL，并接受前字节数据读取信号RData_b，输出读触发信号REn。所述读触发信号REn为八位脉冲，用其上升沿串行触发读电路，使其产生八个读脉冲。其中，所述前字节数据读取信号RData_b是由字节数据接收周期之前的一个SCL周期开始，持续八个SCL周期的有效信号。所述前字节数据读取信号RData_b与SCL相与得到读触发信号REn。因此读触发信号REn的有效工作周期从字节数据接收周期之前的一个SCL周期开始，持续八个SCL周期。
[0089]所述写触发信号产生器连接串行时钟线SCL，并接受所述字节数据发送信号WData，输出写触发信号WEn。所述写触发信号WEn由八位脉冲组成，用其上升沿来串行触发写电路产生八个写脉冲，并且每当SDA发送的位数据有效锁存后都产生一个脉冲。由于I2C总线协议的特点，数据是在串行时钟线SCL上升沿锁存的，直到下一个SCL上升沿来临前数据保持不变，所以写触发信号WEn可以由字节数据发送信号WData与串行时钟线SCL相与得到。因此写触发信号WEn的有效工作周期处于字节数据发送周期。
[0090]继续参考图3所示，所述相变存储器包括:存储阵列、译码器、读电路和写电路；
[0091]本实施例中，所述存储阵列包括若干字节存储阵列，每个字节存储阵列中包括八个存储位。所述译码器接受地址串转并模块发送的并行的地址信号Addr〈K-l:0>，并将其转化为对应的字节地址，以选中存储阵列中相应的字节存储阵列。同时，所述存储阵列还接受所述字节串行选通器发送的写使能信号TW〈7:0>或者读使能信号TR〈7:0>,以能够串行选择具体的存储位。
[0092]所述读触发信号产生器连接串行时钟线，并接受所述前字节数据读取信号Rdata_b,输出读触发信号REn ;所述读电路在所述读触发信号REn的触发下,触发其内部的脉宽计数器，经过电压钳位电路，发出读脉冲至被字节串行选通器选中的存储位，以读取所选中的存储位中的相变单元阻值。
[0093]或者，所述写触发信号产生器连接串行时钟线，并接受所述字节数据发送信号WData，输出写触发信号WEn。所述写电路根据要写的串行写入数据DataIn的不同，在写触发信号WEn的上升沿触发产生不同脉高和脉宽的写脉冲，至被字节串行选通器选中的存储位，以在所选中存储位写入数据。
[0094]本实施例提供的所述相变存储器系统的工作情况为:
[0095]在所述字节地址发送周期，所述有限状态机模块发送串行字节地址信号WoAddr至所述地址串转并模块，所述地址串转并模块将串行字节地址信号WoAddr锁存并转换为并行的地址信号Addr〈K-l:0>，以送给相变存储器的译码器模块；所述译码器模块接受所述I2C接口电路模块发送的字节地址信号Addr〈K-l:0>，并选通所述存储阵列中字节地址信号对应的字节存储阵列；
[0096]在所述字节数据接收周期，所述交互电路模块接收所述I2C接口电路模块提供的所述前字节数据读取信号Rdata_b，并一一选通被所述字节地址信号选中的字节存储阵列中的存储位，以及一一提供所对应的读触发信号，以使得所述I2C接口电路模块从所述字节地址信号AddKK-1:0>对应的字节存储阵列中读出相应的串行读出数据DataOut。
[0097]或者，在所述字节数据发送周期，所述交互电路模块接收字节数据发送信号WData,并一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的写触发信号，以使得所述I2C接口电路模块向所述字节地址信号AddKK-1:0>对应的字节存储阵列中写入相应的串行写入数据Dataln。
[0098]具体的，在所述字节数据发送周期或者所述字节数据接收周期，所述交互电路中的所述字节串行选通器接受所述串行时钟线SCL提供的时钟信号和所述前字节数据读取信号Rdata_b或者所述串行时钟线提供的时钟信号SCL和所述字节数据发送信号WData，输出读使能信号TR〈7:0>或者写使能信号TW〈7:0>,以一一选中所述字节地址对应的字节存储阵列中的存储位；
[0099]同时，所述读触发信号产生器连接串行时钟线，并接受所述前字节数据读取信号Rdata_b，输出读触发信号REn ;所述读电路在所述读触发信号REn的触发下接受所述串行读出数据DataOut，触发其内部的脉宽计数器，经过电压钳位电路，发出读脉冲至被字节串行选通器选中的存储位，以读取存储位中的相变单元阻值。
[0100]或者，所述写触发信号产生器连接串行时钟线，并接受所述字节数据发送信号WData，输出写触发信号WEn。所述写电路在所述写触发信号WEn的触发下接受串行写入数据Dataln，写电路根据要写的串行写入数据DataIn的不同，在写触发信号WEn的上升沿触发产生不同脉高和脉宽的脉冲，至被字节串行选通器选中的存储位。
[0101]其中，交互电路的时序图如图5所示，读写操作不同时进行。当进行写操作时，写触发信号WEn在有效工作周期内为八个串行脉冲，在写触发信号WEn上升沿触发相变存储器内的写电路，使其产生脉冲并注入由写使能信号TW〈7:0>选中的相变单元，进行数据写入编程；当进行读操作时，读触发信号REn在有效工作周期内为八个串行脉冲，在读触发信号REn上升沿触发相变存储器内的读电路，使其产生读脉冲，将串行读取由读使能信号TR<7:0>选中的相变单元的阻值。
[0102]另外，本发明还根据I2C总线协议的页写操作提供了对相变存储器的页操作的实施方式。本领域技术人员能够了解的是，页的大小与存储器的容量有关。因此，基于I2C总线协议的具体特征，对相变存储器进行页操作，需要对存储阵列进行相应结构布局。
[0103]如图6所示，为本实施例提供的对相变存储器进行页操作的相变存储器阵列的结构。具体的，将所述相变存储器模块中的存储阵列划分为N页，每页中的容量为M字节。
[0104]由I2C接口电路中的地址串转并单元输出K位字节地址信号AddKK-1: 0>至所述相变存储器模块的译码器模块，所述译码器模块将K位字节地址的低位译为存储阵列的位线BL〈M-1:0>，K位字节地址的高位译为存储阵列的字线WL〈N-1:0>。设置其中每页存储位的位线的数量与页容量保持一致，为M字节，且存储阵列中的八位存储位的位线相连，设置其中字线WL〈N-1: 0>为N位，每页的字线相连，则满足N=2K/M。
[0105]将整个存储器阵列划分为2K个字节阵列，其中同一页的字节阵列的字线相连接。
[0106]当进行字节读操作时，每进行一次字节读，选中唯一一个字节阵列，然后根据交互电路模块产生的串行读选通信号，将字节阵列中的八位相变单元依次选中，送入到读电路进行阻值识别，当相变单元为高阻时，输出串行读出数据DataOut=I ;当相变单元为低阻时，输出串行读出数据DataOut=O。输出的串行读出数据DataOut将被送入I2C接口电路的数据输入输出模块，以正确传递给SDA双向数据线。
[0107]当进行字节写操作时，每进行一次字节写，唯一选中一个字节阵列，然后根据交互电路串行读写器产生的串行写选通信号，写电路将对字节阵列中的八位相变单元依次注入写脉冲。当串行写入数据DataIn=I时，写电路对选中的相变存储位注入高且窄的脉冲；当串行写入数据DataIn=O时，写电路对选中的相变单元注入矮且宽的脉冲。
[0108]当进行页写操作时，每进行一次页写，选中的字线不变，遍历操作位线BL〈M-1: 0>上挂载的单元。
[0109]本发明的技术方案中提供的相变存储器系统中，将I2C接口电路和相变存储器之间引入交互电路模块，以实现I2C接口电路和相变存储器的结合，从而拓展了相变存储器的应用。
[0110]其中，I2C接口电路模块完成数据的正确输入识别和地址信息的串转并的逻辑转换，这与传统的技术中将I2C接口电路用于其它存储器的方式相同。
[0111]所述交互电路模块特别针对相变存储器特殊的读写机理，产生逻辑信号，以在读时作为触发信号来触发读电路产生读脉冲，在写时触发写电路产生写脉冲，从而实现将数据以串行的方式写入相变存储器或者从相变存储器中读出。[0112]另外，由于相变存储器的写速度很高，本发明的技术方案中增加交互电路模块以实现串行的方式对相变存储器进行读写操作，因为采用串行方式可以降低峰值电流，从而减少瞬时功耗，并且采用串行方式可以节省内部电路资源，使得功耗比并行方式大大降低。
[0113]进一步的，与传统的EEPROM和I2C接口电路结合的方式相比，通过I2C接口电路对传统的EEPROM进行写操作需要几毫秒时间的写等待的过程(即第一轮写后需要等待足够时间才能进行第二轮写或者读)，本发明的技术方案中对相变存储器采取串行的方式，并且由于相变存储器的高速写速度，使得对相变存储器进行写操作无需写等待。
[0114]因而，本发明的技术方案提供的无论从功耗还是速率方面，相变存储器都优于传统的 EEPROM。
[0115]综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0116]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种相变存储器系统，其特征在于，所述相变存储器系统至少包括: I2C接口电路模块、交互电路模块和相变存储器模块；所述相变存储器模块包括存储阵列，所述存储阵列中包括至少一字节存储阵列，所述字节存储阵列中包括至少一存储位；所述I2C接口电路模块分别与所述交互电路模块和所述相变存储器模块相连，所述I2C接口电路模块适于提供字节地址信号给所述相变存储器以选通所述字节地址信号对应的字节存储阵列；所述I2C接口电路模块还适于提供前字节数据读取信号或者字节数据发送信号给所述交互电路模块； 所述交互电路模块适于在接收到所述前字节数据读取信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的读触发信号，以使得所述I2C接口电路模块从所述字节地址信号对应的字节存储阵列中读出相应的串行读出数据； 或者，所述交互电路模块适于在接收到所述字节数据发送信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的写触发信号，以使得所述I2C接口电路模块向所述字节地址信号对应的字节存储阵列中写入相应的串行写入数据。
2.根据权利要求1所述的相变存储器系统，其特征在于:所述相变存储器系统还包括I2C总线，所述I2C总线包括双向串行数据线和串行时钟线，所述双向串行数据线和所述串行时钟线分别与I2C接口电路模块、交互电路模块和相变存储器模块连接，以提供所述相变存储器系统的数据信号和时钟信号。
3.根据权利要求2所述的相变存储器系统，其特征在于:所述交互电路模块包括字节串行选通器、读触发信号产生器和写触发信号产生器；所述相变存储器还包括译码器、读电路和与电路； 所述译码器接受所述I2C接口电路模块发送的字节地址信号，并选通所述字节地址信号对应的字节存储阵列 ，所述字节串行选通器接受所述串行时钟线提供的时钟信号和所述前字节数据读取信号或者所述串行时钟线提供的时钟信号和所述字节数据发送信号，输出选通信号，以一一选中所述字节地址对应的字节存储阵列中的存储位； 同时，所述读触发信号产生器连接串行时钟线，并接受所述前字节数据读取信号，输出读触发信号，所述读电路在所述读触发信号的触发下，发出读脉冲至被字节串行选通器选中的存储位，以读出所选中的存储位存储的数据； 或者，所述写触发信号产生器连接串行时钟线，并接受所述字节数据发送信号，输出写触发信号，所述写电路接受串行写入数据，并在所述写触发信号的触发下发出写脉冲至被字节串行选通器选中的存储位，以在所选中存储位写入数据。
4.根据权利要求3所述的相变存储器系统，其特征在于:所述字节存储阵列中包括八位存储位；所述字节串行选通器包括四位计数器单元和类译码器单元； 其中，所述四位计数器包括一脉冲输入端和四位输出端，所述类译码器模块包括四位输入端和八位输出端； 所述字节数据发送信号与所述前字节数据读取信号通过第一或单元相或，然后再与所述串行时钟线提供的时钟信号通过第一与单元相与后与所述脉冲输入端连接；所述四位计数器的四位输出端输出四位计数值，并发送到所述类译码器的四位输入端；所述类译码器将所述四位计数值转化为八位计数值，并从所述八位输出端输出；所述八位计数值与所述字节数据发送信号通过第二与单元相与并连接至所述存储阵列，作为所述存储阵列的写使能信号，或者所述八位计数值与所述前字节数据读取信号通过第三与单元相与并连接至所述存储阵列，作为所述存储阵列的读使能信号。
5.根据权利要求4所述的相变存储器系统，其特征在于:所述前字节数据读取信号为所述字节数据读取信号前一个串行时钟线的时钟周期开始，持续八个串行时钟线的时钟周期的有效信号。
6.根据权利要求1所述的相变存储器系统，其特征在于:所述存储阵列被划分为至少两页，每页页容量相等，包括至少两个字节阵列，每个字节阵列中存储位的位线相连，每页的位线个数与页写容量相同，连接至同一字线的字节阵列形成一页阵列；所述字线的个数与页数相同； 其中，所述字节地址信号的低位为位线地址，所述字节地址信号的高位为字线地址； 当进行字节操作时，选中唯一的 字节阵列进行读写操作，当进行页写操作时，选中的字线不变，遍历操作所有的位线。
【文档编号】G11C13/00GK103824591SQ201410108203
【公开日】2014年5月28日 申请日期:2014年3月21日 优先权日:2014年3月21日
【发明者】范茜, 陈后鹏, 王倩, 金荣, 李喜, 宋志棠 申请人:中国科学院上海微系统与信息技术研究所