单次可编程内存单元及编程和读取内存数组的方法
【专利摘要】本发明公开了一种单次可编程内存单元及编程和读取内存数组的方法。所述单次可编程内存单元包括选择性闸极晶体管，跟随性闸极晶体管，以及反熔丝变容器。所述选择性闸极晶体管具有第一闸极端，第一汲极端，第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及第一源极端。所述跟随性闸极晶体管具有第二闸极端，第二汲极端，第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及第二源极端。所述反熔丝变容器具有第三闸极端，第三汲极端，第三源极端耦接于所述第二汲极端，以及第三源/汲极延伸区域耦接于所述第三汲极端及第三源极端之间以形成短路。本发明内存单元可以进行正向及反向读取操作。
【专利说明】单次可编程内存单元及编程和读取内存数组的方法
【技术领域】
[0001]本发明涉及一种单次可编程内存单元及编程和读取内存数组的方法，特别是涉及一种可进行正向及反向读取操作的单次可编程内存单元及编程和读取内存数组的方法。
【背景技术】
[0002]非挥发性内存是一种可以在没有电源供应的情况下储存信息的内存。非挥发性内存的例子包括磁性记忆装置、光盘片、快闪式内存及其他半导体式内存态样。根据编程次数限制，非挥发性内存可以分为多次可编程(mult1-time programmable, MTP)内存及单次可编程(one-time programmable, OTP)内存。如图1所示,公知单次可编程内存单元100包括一晶体管110及一反熔丝晶体管120。当要对单次可编程内存单元100进行编程时，反熔丝晶体管120会被击穿而变成一金属氧化半导体(metal oxide semiconductor, M0S)电容，以使得逻辑数据「I」被写入单次可编程内存单元100中。
[0003]请一并参考图2及图3。图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。如图2所示，当对应于反熔丝晶体管120闸极端G的闸极氧化层Ox是在靠近反熔丝晶体管120源极端S的位置被击穿时，闸极端G和源极端S之间的漏电流会较小。如图3所示，当对应于反熔丝晶体管120闸极端G的闸极氧化层Ox是在靠近反熔丝晶体管120信道区域的位置被击穿时，闸极端G和源极端S之间的漏电流会较大，因为会有更多电流经由信道区域泄漏。
[0004]然而，在现有技术中，闸极氧化层Ox击穿的位置很难被控制，因此公知单次可编程内存单元100有可能会因漏电流引起的电力不足导致运作不正常或有较慢的反应速度。
【发明内容】
[0005]本发明所要解决的技术问题是:为了弥补现有技术的不足，提供一种可进行正向及反向读取操作的单次可编程内存单元及编程和读取内存数组的方法，以解决上述问题。
[0006]根据本发明一实施例，本发明中单次可编程内存单元，包括一选择性闸极晶体管，一跟随性闸极晶体管，以及一反熔丝变容器。所述选择性闸极晶体管具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端。所述跟随性闸极晶体管具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端。所述反熔丝变容器具有一第三闸极端，一第三汲极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三汲极端及所述第三源极端，用以于所述第三汲极端及所述第三源极端之间形成短路。
[0007]根据本发明还一实施例，本发明单次可编程内存单元包括一选择性闸极晶体管，一跟随性闸极晶体管，以及一反熔丝变容器。所述选择性闸极晶体管具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端。所述跟随性闸极晶体管具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端。所述反熔丝变容器具有一第三闸极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三源极端。其中所述第三闸极端的一部分是形成于一浅沟槽隔离区的正上方，且所述第三闸极端的其余部分是形成于所述第三源/汲极延伸区域的正上方。
[0008]根据本发明还一实施例，本发明编程内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供一第二电压至所述内存数组的全部第二闸极端；提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。
[0009]根据本发明还一实施例，本发明读取内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端；提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据；其中所述第一电压是高于所述接地电压。
[0010]根据本发明还一实施例，本发明读取内存数组的方法，包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供一接地电压至所述内存数组的全部第三闸极端；提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第一电压是高于所述接地电压。
[0011]根据本发明还一实施例，本发明读取内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管；提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器；提供一第二电压至耦接于所述被选择的单次可编程内存单元的第一源极端的一位线；以及经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第二电压是高于所述反向读取电压。
【专利附图】
【附图说明】
[0012]图1是公知单次可编程内存单元的等效电路图。
[0013]图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。
[0014]图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。
[0015]图4是本发明单次可编程内存单元的等效电路图。
[0016]图5是本发明单次可编程内存单元的第一实施例的结构示意图。
[0017]图6是本发明单次可编程内存单元的第二实施例的结构示意图。
[0018]图7是本发明单次可编程内存单元的第三实施例的结构示意图。
[0019]图8是本发明单次可编程内存单元的第四实施例的结构示意图。
[0020]图9是本发明单次可编程内存单元的第五实施例的结构示意图。
[0021]图10是本发明单次可编程内存单元的第六实施例的结构示意图。
[0022]图11是本发明编程包括多个单次可编程内存单元的内存数组的方法。
[0023]图12是本发明读取包括多个单次可编程内存单元的内存数组的方法。
[0024]图13是本发明还一读取包括多个单次可编程内存单元的内存数组的方法。
[0025]其中，附图标记说明如下:
[0026]100单次可编程内存单元
[0027]110晶体管
[0028]120反熔丝晶体管
[0029]200、200A、200B、200C、200D、200E 单次可编程内存单元
[0030]200’被选择的单次可编程内存单元
[0031]210选择性闸极晶体管
[0032]220跟随性闸极晶体管
[0033]230 反熔丝变容器
[0034]300 内存数组
[0035]BL 位线
[0036]SL 信号线
[0037]G 闸极端
[0038]Gl 第一闸极端
[0039]G2 第二闸极端
[0040]G3 第三闸极端
[0041]S 源极端
[0042]SI 第一源极端
[0043]S2 第二源极端
[0044]S3 第三一源极端
[0045]D 汲极端
[0046]Dl 第一汲极端
[0047]D2 第二汲极端
[0048]D3 第三汲极端
[0049]El 第一源/汲极延伸区域
[0050]E2 第二源/汲极延伸区域
[0051]E3 第三源/汲极延伸区域
[0052]Ox 闸极氧化层
[0053]Oxl第一闸极氧化层
[0054]0x2第二闸极氧化层
[0055]0x3第三闸极氧化层
[0056]STI浅沟槽隔离区
[0057]Vl第一电压
[0058]V2第二电压
[0059]V3第三电压
[0060]Vg接地电压
【具体实施方式】
[0061]请一并参考图4及图5。图4是本发明单次可编程内存单元的等效电路图。图5是本发明单次可编程内存单元的第一实施例的结构示意图。如图所示，本发明单次可编程内存单元200包括一选择性闸极晶体管210、一跟随性闸极晶体管220及一反熔丝变容器230。
[0062]选择性闸极晶体管210具有一第一闸极端G1，一第一汲极端D1，一第一源极端SI，以及两第一源/汲极延伸区域El分别耦接于第一汲极端Dl及第一源极端SI。跟随性闸极晶体管220具有一第二闸极端G2，一第二汲极端D2，一第二源极端S2耦接于第一汲极端Dl,以及两第二源/汲极延伸区域E2分别耦接于第二汲极端D2及第二源极端S2。反熔丝变容器230可以是一金属氧化半导体(metal oxide semiconductor, M0S)变容器(varactor)。反熔丝变容器230具有一第三闸极端G3，一第三汲极端D3，一第三源极端S3耦接于第二汲极端D2，以及一第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，用以于第三汲极端D3及第三源极端S3之间形成短路。
[0063]依据上述配置，由于第三闸极端G3是形成于第三源/汲极延伸区域E3的正上方，且第三闸极端G3的水平边界是在第三源/汲极延伸区域E3的水平边界内，故反熔丝变容器230不具有通道。因此当要编程单次可编程内存单元200时，可以确保反熔丝变容器230的闸极氧化层0x3被击穿在第三源/汲极延伸区域E3的上方，以避免电流经由信道区域泄漏。借此，本发明单次可编程内存单元200可以减少漏电流，以避免有缺陷单元或运作不正常的问题。再者，串接的跟随性闸极晶体管220可以在禁止编程状态下减少接面漏电流。
[0064]另外，每一第一源/汲极延伸区域El具有一第一深度，且每一第二及第三源/汲极延伸区域E2、E3具有一第二深度，第二深度较第一深度深。举例来说，第一源/汲极延伸区域El可以是应用于核心组件(core device)的源/汲极延伸区域，而第二及第三源/汲极延伸区域E2、E3可以是应用于输出入组件(input/output device)的源/汲极延伸区域，如此可以避免跟随性闸极晶体管220的PN接面崩溃。再者，第二源/汲极延伸区域E2可以是不对称的，例如耦接于第二汲极端D2的第二源/汲极延伸区域E2较耦接于第二源极端S2的第二源/汲极延伸区域E2深。举例来说，耦接于第二源极端S2的第二源/汲极延伸区域E2的深度是适合于核心组件，而耦接于第二汲极端D2的第二源/汲极延伸区域E2的深度是适合于输出入组件。另外，第一至第三闸极端G1-G3的闸极氧化层0xl-0x3是应用于核心组件的闸极氧化层，因此第一至第三闸极端G1-G3的闸极氧化层0xl-0x3较输出入组件的闸极氧化层更薄。
[0065]请参考图6，图6是本发明单次可编程内存单元的第二实施例的结构示意图。单次可编程内存单元200A的大部分特征是相同于图5中单次可编程内存单元200的特征。如图6所示，相异于图5整个单次可编程内存单元200形成于P型井上，图6的单次可编程内存单元200A的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230是形成于N型井上。另外，在图6的实施例中，第三源/汲极延伸区域E3不是必要的，也就是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。
[0066]请参考图7，图7是本发明单次可编程内存单元的第三实施例的结构示意图。单次可编程内存单元200B的大部分特征是相同于图6中单次可编程内存单元200A的特征。如图7所示，相异于图6单次可编程内存单元200A的闸极氧化层0xl-0x3具有相同的厚度，图7的单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层0x1、0x2的厚度较厚，而反熔丝变容器230的闸极氧化层0x3的厚度较薄。举例来说，单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层0x1、0x2可以是应用于输出入组件的闸极氧化层，而反熔丝变容器230的闸极氧化层0x3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域El可以和第二及第三源/汲极延伸区域E2、E3 一样深，也就是说，第一源/汲极延伸区域El亦可以是应用于输出入组件的源/汲极延伸区域。
[0067]请参考图8，图8是本发明单次可编程内存单元的第四实施例的结构示意图。图8的选择性闸极晶体管210和跟随性闸极晶体管220是相同于图5的选择性闸极晶体管210和跟随性闸极晶体管220。如图8所示，相异于图5的反熔丝变容器230，图8的反熔丝变容器230的汲极端是被浅沟槽隔离(shallow trench isolat1n)区STI取代，以使第三闸极端G3的一部分是形成于浅沟槽隔离区STI的正上方，而第三闸极端G3的其余部分是形成于第三源/汲极延伸区域E3的正上方。依据上述配置，反熔丝变容器230不具有通道，因此，当要编程单次可编程内存单元200C时，可以确保反熔丝变容器230的闸极氧化层0x3被击穿在第三源/汲极延伸区域E3的上方(亦即靠近第三源极端S3)，以避免电流经由信道区域泄漏。
[0068]请参考图9，图9是本发明单次可编程内存单元的第五实施例的结构示意图。单次可编程内存单元200D的大部分特征是相同于图8中单次可编程内存单元200C的特征。如图9所示，相异于图8整个单次可编程内存单元200C形成于P型井上，图9的单次可编程内存单元200D的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230是形成于N型井上。另外，在图9的实施例中，第三源/汲极延伸区域E3不是必要的，也就是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。
[0069]请参考图10，图10是本发明单次可编程内存单元的第六实施例的结构示意图。单次可编程内存单元200E的大部分特征是相同于图9中单次可编程内存单元200D的特征。如图10所示，相异于图9单次可编程内存单元200D的闸极氧化层0xl-0x3具有相同的厚度，图10的单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层0x1、0x2的厚度较厚,而反熔丝变容器230的闸极氧化层0x3的厚度较薄。举例来说，单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层0x1、0x2可以是应用于输出入组件的闸极氧化层，而反熔丝变容器230的闸极氧化层0x3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域El可以和第二及第三源/汲极延伸区域E2、E3 一样深，也就是说，第一源/汲极延伸区域El亦可以是应用于输出入组件的源/汲极延伸区域。
[0070]在上述实施例中，第一汲极端Dl和第二源极端S2是整合成单一端点，且第二汲极端D2和第三源极端S3也是整合成单一端点。但是在本发明其他实施例中，第一汲极端D1、第二源极端S2、第二汲极端D2和第三源极端S3可彼此分开而各自形成独立端点。
[0071]请参考图11，图11是本发明编程包括多个单次可编程内存单元的内存数组的方法。如图11所示，当要编程包括多个单次可编程内存单元200、200’的内存数组300时，一第一电压Vl (例如1.2V)被提供至一被选择列上多个单次可编程内存单元的第一闸极端，一第二电压V2(例如4V)被提供至内存数组300的全部第二闸极端，且一第三电压V3(例如6V)被提供至被选择的可编程内存单元200’的第三闸极端。另外，一接地电压Vg(例如0V)经由一位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。
[0072]依据上述配置，被选择的单次可编程内存单元200’的反熔丝变容器230可以被第三电压V3击穿以形成一电阻，进而让逻辑数据「I」写入位于被选择列及被选择行的单次可编程内存单元200’中。另一方面，当要将逻辑数据「O」写入位于被选择列及被选择行的单次可编程内存单元200’中时，被选择的单次可编程内存单元200’的第三闸极端的电压可以设为OV。
[0073]另外，在图11中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，第一电压Vl被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端，且第一电压Vl被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一禁止编程状态中。
[0074]请参考图12，图12是本发明读取包括多个单次可编程内存单元的内存数组的方法。如图12所示，当要从内存数组300读取数据时，第一电压Vl(例如1.2V)被提供一至被选择列上多个单次可编程内存单元的第一闸极端及第三闸极端，第一电压Vl也被提供至内存数组300的全部第二闸极端。另外，一接地电压Vg(例如0V)经由一位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。
[0075]依据上述配置，储存于位在被在被选择列及被选择行上被选择的单次可编程内存单元200’中的数据，可以经由耦接至被选择行上第一源极端的位线BL被读取出来。
[0076]另外，在图12中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，第一电压Vl被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第三闸极端，且第一电压Vl被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一禁止读取状态中。
[0077]在图12的实施例中，单次可编程内存单元200、200’的选择性闸极晶体管及跟随性闸极晶体管是具有应用于核心组件的闸极氧化层，然而，图12的单次可编程内存单元200、200’的选择性闸极晶体管及跟随性闸极晶体管亦可以具有应用于输出入组件的闸极氧化层，借此，第一电压Vl可以设定在更高的电压(例如2.5V)。
[0078]由于单次可编程内存单元200的反熔丝变容器230不具有通道，包括本发明单次可编程内存单元的内存数组可以根据相异于图12实施例的偏置条件执行反向读取操作。举例来说，请参考图13，图13是本发明还一读取包括多个单次可编程内存单元的内存数组的方法。如图13所示，当要从内存数组300读取数据时，第一电压Vl(例如1.2V)被提供一至被选择列上多个单次可编程内存单元的第一闸极端，第一电压Vl也被提供至内存数组300的全部第二闸极端，且一接地电压(例如0V)被提供至内存数组300的全部第三闸极端。另外，第一电压Vl亦经由位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。提供至被选择的单次可编程内存单元200’的第三闸极端的接地电压是作为反向读取电压使用。反向读取电压并不一定是设在一接地位准，反向读取电压亦可以设在低于第一电压Vl的其他电压位准。
[0079]依据上述配置，储存于位在被在被选择列及被选择行上被选择的单次可编程内存单元200’中的数据，可以经由耦接至被选择列上第三闸极端的信号线SL被读取出来。图13中被选择的单次可编程内存单元的读取方向是相反于图12中被选择的单次可编程内存单元的读取方向。因此，被选择的单次可编程内存单元200’可以顺利地执行正向读取操作(如图12的实施例)以及反向读取操作(如图13的实施例)，因为反熔丝变容器230可以确保是在第三源/汲极延伸区域上被击穿。
[0080]另外，在图13中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压Vg被提供至第一闸极端及第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一禁止读取状态中。
[0081]在图11至图13的实施例中，单次可编程内存单元是以图5中的单次可编程内存单元200为范例，然而，图11至图13的单次可编程内存单元亦可以被第6至10图中的单次可编程内存单元200A-200E取代。图11至图13中的电压范围是应用于40奈米制程的内存数组，但本发明实施例中的电压范围并不限定于上述电压范围。在本发明其他实施例中，电压范围可以根据制程尺寸作调整。
[0082]相较于现有技术，本发明单次可编程内存单元可以利用金属氧化半导体变容器储存资料以减少漏电流，进而避免单次可编程内存单元有缺陷单元或运作不正常的问题。再者，在本发明中，跟随性闸极晶体管亦提供独特的优点。举例来说，在编程操作中，第二闸极端的偏置较第一闸极端高，上述配置可形成分压的串接晶体管，可以在第三闸极端的反熔丝变容器被击穿时，避免高电压对第一及第二闸极造成损坏。另外，耦接于第二汲极端的第二源/汲极延伸区域采用更深的深度，上述配置可以改善跟随性闸极晶体管在汲极端的PN接面崩溃特性。另一方面，本发明单次可编程内存单元可以进行正向读取操作以及反向读取操作，以改善读取操作的效率。
[0083]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种单次可编程内存单元，其特征在于，包括: 一选择性闸极晶体管，具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端； 一跟随性闸极晶体管，具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端；以及 一反熔丝变容器，具有一第三闸极端，一第三汲极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三汲极端及所述第三源极端，用以于所述第三汲极端及所述第三源极端之间形成短路。
2.如权利要求1所述的单次可编程内存单元，其特征在于，所述第一闸极端、所述第二闸极端及所述第三闸极端是形成于具有相同的一第一厚度的一第一闸极氧化层上。
3.如权利要求1所述的单次可编程内存单元，其特征在于，所述第一闸极端是形成于具有一第一厚度的一第一闸极氧化层上，所述第二闸极端是形成于具有所述第一厚度的一第二闸极氧化层上，且所述第三闸极端是形成于具有一第二厚度的一第三闸极氧化层上，且所述第二厚度小于所述第一厚度。
4.如权利要求1所述的单次可编程内存单元，其特征在于，所述第三闸极端的水平边界是在所述第三源/汲极延伸区域的水平边界内。
5.如权利要求1所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且每一第二及第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深。
6.如权利要求1所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且所述第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深，耦接于所述第二源极端的第二源/汲极延伸区域具有所述第一深度，且耦接于所述第二汲极端的第二源/汲极延伸区域具有所述第二深度。
7.如权利要求1所述的单次可编程内存单元，其特征在于，所述选择性闸极晶体管及所述跟随性闸极晶体管是形成于一 P型井上，且所述反熔丝变容器是形成于一 N型井上。
8.一种编程内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供一第二电压至所述内存数组的全部第二闸极端； 提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及 提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端； 其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。
9.如权利要求8所述的方法，其特征在于，还包括: 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
10.如权利要求8所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。
11.如权利要求8所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端； 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
12.—种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供所述第一电压至所述内存数组的全部第二闸极端； 提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端； 提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据； 其中所述第一电压是高于所述接地电压。
13.如权利要求12所述的方法，其特征在于，还包括: 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
14.如权利要求12所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。
15.如权利要求12所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端； 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
16.一种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供所述第一电压至所述内存数组的全部第二闸极端； 提供一接地电压至所述内存数组的全部第三闸极端； 提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据； 其中所述第一电压是高于所述接地电压。
17.如权利要求16所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。
18.如权利要求16所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端。
19.如权利要求16所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。
20.一种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管； 提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器； 提供一第二电压至耦接于所述被选择的单次可编程内存单元的第一源极端的一位线；以及 经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据； 其中所述第二电压是高于所述反向读取电压。
21.一种单次可编程内存单元，其特征在于，包括: 一选择性闸极晶体管，具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端； 一跟随性闸极晶体管，具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端；以及 一反熔丝变容器，具有一第三闸极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三源极端； 其中所述第三闸极端的一部分是形成于一浅沟槽隔离区的正上方，且所述第三闸极端的其余部分是形成于所述第三源/汲极延伸区域的正上方。
22.如权利要求21所述的单次可编程内存单元，其特征在于，所述第一闸极端、所述第二闸极端及所述第三闸极端是形成于具有相同的一第一厚度的一第一闸极氧化层上。
23.如权利要求21所述的单次可编程内存单元，其特征在于，所述第一闸极端是形成于具有一第一厚度的一第一闸极氧化层上，所述第二闸极端是形成于具有所述第一厚度的一第二闸极氧化层上，且所述第三闸极端是形成于具有一第二厚度的一第三闸极氧化层上，且所述第二厚度小于所述第一厚度。
24.如权利要求21所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且每一第二及第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深。
25.如权利要求21所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且所述第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深，耦接于所述第二源极端的第二源/汲极延伸区域具有所述第一深度，且耦接于所述第二汲极端的第二源/汲极延伸区域具有所述第二深度。
26.如权利要求21所述的单次可编程内存单元，其特征在于，所述选择性闸极晶体管及所述跟随性闸极晶体管是形成于一 P型井上，且所述反熔丝变容器是形成于一 N型井上。
27.一种编程内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供一第二电压至所述内存数组的全部第二闸极端； 提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及 提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端； 其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。
28.如权利要求27所述的方法，其特征在于，还包括: 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
29.如权利要求27所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。
30.如权利要求27所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端； 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
31.一种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供所述第一电压至所述内存数组的全部第二闸极端； 提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端； 提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据； 其中所述第一电压是高于所述接地电压。
32.如权利要求31所述的方法，其特征在于，还包括: 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
33.如权利要求31所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。
34.如权利要求31所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端； 提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及 提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。
35.一种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元； 提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端； 提供所述第一电压至所述内存数组的全部第二闸极端； 提供一接地电压至所述内存数组的全部第三闸极端； 提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据； 其中所述第一电压是高于所述接地电压。
36.如权利要求35所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。
37.如权利要求35所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端。
38.如权利要求35所述的方法，其特征在于，还包括: 提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及 提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。
39.一种读取内存数组的方法，其特征在于，包括: 提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管； 提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器； 提供一第二电压至耦接于所述被选择的单次可编程内存单元的第一源极端的一位线；以及 经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据； 其中所述第二电压是高于所述反向读取电压。
【文档编号】G11C16/10GK104167222SQ201410209800
【公开日】2014年11月26日 申请日期:2014年5月16日 优先权日:2013年5月16日
【发明者】吴孟益, 黄志豪, 陈信铭 申请人:力旺电子股份有限公司