电路装置和用于实现用于交叉校验码的校验位压缩的方法
【专利摘要】一种电路装置和用于实现用于交叉校验码的校验位压缩的方法。本发明提出一种用于确定用于k个数据位u1，...，uk的m个校验位c1，...，cm的电路装置(1)。其中，电路装置(1)包括第一子电路(19)和第二子电路(110)。第一子电路(19)具有k个用于输入k个数据位u＝u1，...，uk的二进制输入端和M个用于输出M个由数据位确定的二进制中间值z1，...，zM的二进制输出端。第二子电路(110)构成为用于将中间值z1，...，zM转换为校验位c1，...，cm。
【专利说明】电路装置和用于实现用于交叉校验码的校验位压缩的方法
【技术领域】
[0001] 本申请涉及错误识别，特别是半导体存储器中的错误识别，并且特别是涉及一种 电路装置和用于实现用于交叉校验码的校验位压缩的方法。
【背景技术】
[0002] 在现有技术中已知的是，例如通过汉明码校正在确定长度η的二进制序列中任意 的 1 位错误。这例如在 Lin，S. and Costello，D·，，Error Control Logic"，Prentice Hall 出版社，1983, 79-81页中描述。
[0003] 如果应该除了 1位错误的校正之外也识别2位错误，那么人们能够使用所谓的 Hsiao 码，参见例如 Lin，S. and Costello, D.，，Error Control Coding "，Prentice Hall 出版社，1983,499-502 页。
[0004] 对于汉明码校验位的数量m大约等于m?Iog2 (k)，如果k是数据位的数量，从而 n = k+m。已知地错误校正如此实现，即由可能干扰的数据位和校验位首先确定m个组成的 错误校验子。随后解码器给m个组成的错误校验子配置相应于错误校验子的待校正的位。
[0005] 在Hsiao码的情况下同样通过形成错误校验子和解码器实现错误校正。校验位的 数量比对于汉明码的情况下校验位的数量大1位。如果校验子具有奇数个1，那么校正1位 错误；如果校验子具有偶数个1，那么校正2位错误。
[0006] 通过汉明码和Hsiao码的错误校正对于特定的应用太缓慢。
[0007] 例如1位错误的快速校正允许交错校验码（参见例如：Pflanz，M. , Walther，K., Galke, C. and Vierhaus, K ,,, On-line Error Detection and Correction in Storage Elements with Cross-Parity Check "， Proc.8_th I0LTW，2002,69-73 页 und Rubinoff， M. ，，，N-dimensional Codes for Detecting and Correcting Multiple Errors' "，Comm of the ACM，1961，545-551页）。在该码中，k个数据位设置在一个矩形或方形数组中，部分 地也在一个多维数组中。出于更简单的描述我们采用：数据理论上设置在由行和列组成的 矩形或方形二维数组中。那么每个数据位正好在一行而且正好在一列中。作为校验位那么 能够例如应用行校验和列校验。如果k是一个平方数，例如64 = 82,那么能够采用i = W 行校验和^ = W列校验，从而在此需要IW = 2.?/ = 2，·^"个校验位。
[0008] 如果此外作为附加的校验位采用总校验，那么产生w = 2.#+l个校验位。对于64 个数据位那么需要17个校验位。
[0009] 相比于在具有64个数据位的汉明码中需要的7个校验位该数量很大。错误校正 然而在交叉校验码中部分地极大地快于汉明码。
[0010] 在存储器中或在总线上1位错误的校正那么通过校正1位错误的码实现。这根据 现有技术也就是通常地如果仅仅需要1位错误的校正那么通过汉明码，或者如果除了 1位 错误校正之外2位错误识别也必要那么通过Hsiao码。如果k是数据位的数量，那么对于 该码需要大约l〇g(k)个校验位。对于汉明码和Hsiao码校验位的数量是最优的。 toon] 通过校验子形成和解码器实现的解码在不同应用中由于通过码预定的电路深度 在时间上太长。
[0012] 备选地能够如所述那样通过交叉校验码实施1位错误的校正和2位错误的识别。 数据位在此理论上作为（大多）方形数组设置，而校验位是数组的行校验和列校验（并且 如果必要也有对角校验）。
[0013] 校验位的数量在此未大约2在，这特别是对于更大的k比log (k)更大。如此对于 具有64数据位的交错校验码（具有包括的总校验）17个校验位是必要的，而Hsiao码仅仅 需要8个校验位。
[0014] 通过交错校验码的错误校正然而更快于通过汉明码或Hsiao码。
[0015] 错误校正特别是对时间要求高的，因为数据仅仅在校正之后才能够进一步处理。
[0016] 为了能够遵循需要的时间周期，在一些电路中例如在确定的对时间要求高的位置 应用交错校验码，代替首先预定的Hsiao码。
[0017] 如果对于通过汉明码错误的校正需要的时间也仅仅略微太长，以便能够在实际周 期中执行，如此可能的是，代替汉明码应用交错校验码，该交错校验码能够在实际周期中执 行需要的错误校正。
[0018] 然而在此不利的是，校验位的数量跳跃性地上升，即使仅仅能够需要用于错误校 正的时间的略微缩短。如此必须例如在64数据位的情况下代替用于汉明码的7个校验位而 应用用于交错校验码的17个校验位，即使可能仅仅需要用于错误校正的时间的小的缩短。
[0019] 至今仅仅具有的可能在于，在汉明码或Hsiao码与交错校验码之间选择。
[0020] 如果人们那么由于需要的周期必要地决定交错校验码，那么校验位的数量并由此 硬件成本跳跃地上升。如果Hsiao码需要用于解码的时间上的成本，那么这也是这样的情 况，该时间上的成本仅仅几乎在必要的周期之上。
[0021] 值得期望的是，确定这样的码，能够将该码匹配于在解码时需要的周期，并且该码 在此具有尽可能小数量的校验位。
【发明内容】
[0022] 本发明的任务在于，提供用于错误识别的改善的方案。
[0023] 提出根据权利要求1的电路装置、根据权利要求26的解码器、根据权利要求33的 方法，根据权利要求34的方法、根据权利要求36的计算机程序以及根据权利要求37的电 路装置。
[0024] 提出一种用于确定用于k个数据位U1, ...，Uk的m个校验位C1, ...，Cni的电路装 置。该电路装置包括：第一子电路，具有k个用于输入k个数据位u = U1, ...，Uk的二进制 输入端和M个用于输出M个由数据位确定的二进制中间值Z1, ...，zM的二进制输出端；以及 第二子电路，用于将中间值Z1,. ..，zM转换为校验位C1,. .. ,Cni,具有m < M。第一子电路构 成为，由数据位如此确定中间值，使得对于每个待校正的数据位+产生可逆清楚确定的中 间值对，其中，如果数据位1^，...，％}中仅仅一个数据位改变到其否定值，那么 对的变化到Iul，孓，显示第j个数据位Uj改变为^ ,其中第二子电路如此构成， 使得该第二子电路将中间值如此转变为校验位，使得配置给由数据位确定的中间值的校验 位与配置给由以待校正的数据位的各一个位转化的数据位确定的中间值的校验位成对地 不同，其中m < M和M < k适用。
[0025] 例如能够在特定实施例中，中间值和/或由中间值通过第二子电路确定的校验位 分别是校正至少1位错误的码的校验位。
[0026] 此外提出一种用于根据m个校验位Cl，...，Cm确定待校正的数据位的子数量的 解码器，其中m个校验位Cl，...，Cm通过用于确定用于k个数据位U 1, ...，Uk的检测位 C1, ...，Cm的电路装置确定。解码器包括第三子电路、第四子电路和第五子电路。第三子 电路Ssyndrom构成为用于形成校正的校验位C 1,...，Cm与可能错误的校验位m 的差Ac, =?,,Φ<的子数量，其中该差由可能错误的数据位u' ..，u' k 和可能错误的校验位y i，...，。m确定。第四子电路Decomp构成为用于形成无错误的 中间值Z1,...，Zm和可能错误的中间值Z，"...，Ζ，μ的差=2I ⑩4# 的子数量，其中该差ΛΖι，. .. ΛζΜ由中间值的差Ac1,. ..，Acm确定。第五子电路Korr构 成为用于确定校正的数据位。在此在第五子电路中存在至少三个二进制输入端用于输 入可能错误的数据位V」并且用于输入中间值的两个差以及二进制输出端用 于输出校正的数据位，其中_'卩-属于第一组中间值而属于第二组中间值，从而如 果Uj变化到并且不再出现错误；变化到^并且4.,,变化到^，那么是这样的；并 且如此设计第五子电路Korr，使得该第五子电路当&u, = = i时输出Mf =，Φ1。
[0027] 此外提出一种系统。该系统包括上述的用于确定用于k个数据位的m个校验位 C1, ...，Cm的电路装置以及上述的用于确定待校正的数据位的子数量的解码器。
[0028] 此外提供一种用于确定m个用于k个数据位U1, ...，Uk的校验位的方法。该方法 包括：
[0029] ?由k个数据位确定M个中间值，从而对于每个待校正的数据位+具有可逆清楚 确定的中间值对A 以及
[0030] ?将中间值Z1, . . .，zM转换为校验位C1, . . .，cm。
[0031] 如果数据位Iu1, ...，uk}中仅仅一个数据位改变到其否定值，那么对的变化 到Gii J2，显示第j个数据位+改变为& ;其中，中间值如此转换为校验位，使得 配置给由数据位U1, ...，Ui, ...，Uk确定的中间值的校验位与配置给由以待校正的数据位 的各一个位转化的数据位确定的中间值的校验位成对地不同，其中m < M和M < k适用。
[0032] 此外提供一种用于根据m个校验位Cl，...，Cm确定待校正的数据位的子数量的方 法，其中用于确定待校正的数据位的子数量的方法包括：
[0033] ?形成校正的校验位C1, ...，Cni与可能错误的校验位c' p ...，c' π的差
【权利要求】
1. 用于确定用于k个数据位U1,. . .，uk的m个校验位C1,. . .，Cm的电路装置（I;2;3;4;5)，其中所述电路装置（1;2;3;4;5)包括： 第一子电路（19 ;29 ;39 ;41)，具有k个用于输入所述k个数据位（u=U1, . . . ,uk)的 二进制输入端和M个用于输出M个根据所述数据位确定的二进制中间值（Z1 =Z1 (U1, ...， Uk) , . . . ,ZM =zJUp. . . ,Uk))的二进制输出端；以及 第二子电路（110;210;310;42)，用于将所述中间值（Z1, ...，zM)转换为所述校验位C1，…，cm，其中m<M和M<k， 其中所述第一子电路（19;29;39;41)被构造为，根据所述数据位如此确定所述中间 值，以使得为每个待校正的数据位+产生可逆的清楚确定的中间值对< ? 其中，如果所述数据位Iu1,...，uk}中仅仅有一个数据位改变到其否定值，那么所述对 的变化（，到孓.卩.,；.' )显示第j个数据位Uj改变为'， 其中所述第二子电路（110;210;310;42)被如此构造，以使得所述第二子电路将所述 中间值如此转变为所述校验位，从而配置给根据所述数据位U1, ...，Uk确定的中间值的校 验位与配置给根据待校正的数据位的相应的一个位中的转化的数据位确定的中间值的校 验位成对地不同，其中m<M适用。
2. 根据权利要求1所述的用于确定用于所述k个数据位U1, ...，Uk的所述m个校验位C1, . . .，cm的电路装置（1;2;3;4;5)，其中，对于二进制中间值Zl，. . .，zM适用的是： ZiZi(U) ZI(Ui，· · ·，Uk)，· ··，ZjyZjy(U) Zjy(Ui，· · ·，Uk)， 其中，所述中间值形成至少一个第一组…，气，其具有M1个中间值和 与61不同的第二组G2 =C21J22，…；，}，其具有M2个中间值， 其中，所述第一组G1和所述第二组G2具有不同的中间值，其中适用的是2<M1,M2 <M， 其中，所述第一子电路（19;29;39;41)被构造为，根据所述数据位如此确定所述中间 值，以使得为每个待校正的数据位+具有可逆的清楚确定的中间值对? 其中是所述第一组G1的中间值，而％^是与之不同的第二组G2的中间值，从而适用 的是：
并且,如果所述数据位Iu1, ...，uk}中的仅仅有一个数据位改变到其否定值，那么 -\，/，％，.到^,12.?,的对的变化显示所述第」_个数据位屮改变为&。
3. 根据权利要求2所述的电路装置（1;2;3;4;5)，其中，如此设计所述第一子电路 (19;29;39;41)，以使得如果仅仅有一个数据位Uj改变为否定的数据位,则实现正好中 间值的变化，并且所述组G1和所述组G2中至少之一中没有另外的中间值改变。
4. 根据权利要求2或3所述的电路装置（1 ;2;3;4;5)，其中，用于将所述中间值 Zl，. . .，zM转换为所述校验位C1, . . .，Cni的所述第二子电路（110 ;210 ;310 ;42)如此 设计为，该第二子电路将至少中间值组G1中的这样的中间值1?,转换为校验位cZ.!*…，"，在所述这样的中间值中没有另外的中间值在由Uj到^的 变化中发生变化，从而配置给所述中间值i"···，"·"zIiWi和配置给在相应的一个位中转 化的中间值
的校验位成对地不同。
5. 根据权利要求4所述的电路装置（1 ;2 ;3 ;4;5)，其中，如此设计所述第一子电路 (19 ;29 ;39 ;41)，以使得如果仅仅有一个数据位Uj改变为否定的数据位^ ,则实现正好中 间值2^%^的变化，并且两个组G1和组G2中没有另外的中间值改变；并且存在用于将所 述中间值Z1, . . .，zM转换为所述校验位Cl，. . .，Cm的第二子电路（110 ;210 ;310 ;42)Tr，其 中如此设计所述第二子电路（110 ;210 ;310 ;42)，以使得该第二子电路将所述中间值组6」 中的这样的中间值转换为校验位4.1，….t，···ι：1/..'.)，其中j= 1， 2， 从而配置给中间值…^ …^ 和配置给在相应的一个位中的中间值
的校验位成对地不同。
6. 根据上述权利要求之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，所述中间值或根据所 述中间值通过所述第二子电路（110 ;210 ;310 ;42)确定的校验位分别是校正至少1位错误 的代码的校验位。
7. 根据权利要求6所述的电路装置，其中，根据所述中间值通过所述第二子电路（110 ; 210 ;310 ;42)确定的校验位是用于校正中间值的、校正至少1位错误的代码的校验位。
8. 根据上述权利要求之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，由所述第一子电路确 定的和待由所述第二子电路转换的中间值是交叉奇偶校验码的校验位。
9. 根据权利要求1至7之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，由所述第一子电路 确定的和待由所述第二子电路转换的中间值是一种代码的校验位，该代码除了数据位的排 列和校验位的排列之外是交叉奇偶校验码。
10. 根据权利要求8所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，中间值是交叉奇偶校验码的 行校验位。
11. 根据权利要求8或10所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，中间值是交叉奇偶校 验码的列校验位。
12. 根据权利要求8、10或11所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，中间值是交叉奇偶 校验码的对角校验位。
13. 根据权利要求12所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，通过数据位的异或连接形 成对角校验位。
14. 根据权利要求12所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，根据数据位、行校验位和列 校验位通过数据位的异或连接形成对角校验位。
15. 根据上述权利要求之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，用于将中间值转换 为校验位的第二子电路（110 ;210 ;310 ;42)是线性电路。
16. 根据上述权利要求之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，如此设计所述第二 子电路（110 ;210 ;310 ;42)，以使得该第二子电路根据关系C1,，. . .，cm, =H· (Z1,，...， Zsr )将子数量Iz1M...，zM㈧的中间值形成为子数量(V，...，（V的校验位，其中 Icr，…，(V}是配置给所述中间值zr，…，zr的校验位，而H=Qi1,h2,…，V)是二 进制〇11'，1')矩阵，该矩阵的111'组成的列比对于1 = 1，...，1'成对地不同。
17. 根据权利要求16所述的电路装置（1 ;2;3;4;5)，其中，M' =M1，并且所述中间值 的子数量Iz1,，. . .，}等于中间值组G1的中间值仁」的数量。
18. 根据权利要求16所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，如此设计所述第二子 电路（110 ;210 ;310 ;42)，以使得该第二子电路根据关系％，…八，％Vl) 将子数量?\ι，…，Iwi丨的中间值（Z1,...，zM}形成为子数量的校验位，其中IcIjn气《!丨是配置给中间值2LP…的校验位，而 _ft為3…為是二进制On1,M1) 矩阵，该矩阵的Hi1组成的列A/对于i= 1，...，M1成对地不同，并且该第二子电路根据关 系（；!.1，""<：'；!.--,-付'(~:.1""，~；^，,）将子数量丨-2.1，".>-2.,?， 7丨的中间值{21，...，211}形成为 子数量心》…，气，的校验位，其中是配置给中间的校验位，而 I2 =Gd-X1)是二进制（m2,M2)矩阵，该矩阵的m2组成的列A12对于i= 1，...，M2成 对地不同。
19. 根据权利要求18所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，所述矩阵H1的列具有奇数 个1。
20. 根据权利要求18或19所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，所述矩阵H2的列具 有奇数个1。
21. 根据权利要求18所述的电路装置（1 ;2;3;4;5)，其中，所述矩阵H1是校正错误的 线性码的H矩阵。
22. 根据权利要求18所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，所述矩阵H2是校正错误的 线性码的H矩阵。
23. 根据权利要求18所述的电路装置（1 ;2;3;4;5)，其中，不仅所述矩阵H1是校正错 误的线性码的H矩阵，而且所述矩阵H2是校正错误的线性码的H矩阵。
24. 根据上述权利要求之一所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，至少部分共同地实 现所述第一子电路（19 ;29 ;39 ;41)和所述第二子电路（110 ;210 ;310 ;42)。
25. 根据权利要求24所述的电路装置（1 ;2 ;3 ;4 ;5)，其中，使用合成工具实现所述电 路装置（1 ;2 ;3 ;4 ;5)。
26. 用于根据m个校验位Cl，...，Cm确定待校正的数据位的子数量的解码器，其中通过 按照上述权利要求之一所述的用于确定用于k个数据位U1, ...，Uk的检测位C1, ...，Cm的 电路装置（1 ;2 ;3 ;4 ;5)形成所述m个校验位Cl，. . .，Cm，其中解码器包括： 第三子电路（61、Ssyndrom),用于形成正确的校验位Cl，...，Cm与可能错误的校验位 C，p...，c' 的差的子数量，其中该差根据可能错误的数据 位u'p...，U'k和可能错误的校验位C'p...，c'm确定； 第四子电路（62、Decomp)，用于形成无错误的中间值Z1, ...，Zm和可能错误的中间值z，1，···，z'M的差Δzl=JlΦ4…，Δ=?/=rΛ/十4的子数量，其中该差ΔZl，···ΛZM由所 述中间值的差ΔC1, . ..，Δcm确定；以及 第五子电路（63、Korr)，用于确定经校正的数据位，其具有至少三个二进制输入端 用于输入可能错误的数据位V」并且用于输入中间值的两个差以及二进制输 出端用于输出所述经校正的数据位《f?其中zUi属于第一组中间值而属于第二组中 间值，从而如果Uj变化到^并且不再出现错误；变化到f并且z2,r/变化到，那么 是这样的；并且如此设计第五子电路（63、Korr)，以使得该第五子电路当=Δ·~Η. = 1时 输出
27. 根据权利要求26所述的解码器，其中， 第三子电路（61、SSyndM)具有k+m个二进制输入端用于输入k个可能错误的数据位u' =U'p...,u' 15和111个可能错误的校验位c' =C'p...,c'm以及m个二进制输出 端用于输出根据u'和c'确定的变化Δc=ΔC1, . ..，Δcm ; 第四子电路（62、Decomp)具有m个二进制输入端用于输入所述变化Ac=Ac1, ...，Acm以及M个二进制输出端用于输出中间值的根据Ac确定的变化Δζ=Az1,. ..，ΔζΜ ; 以及 第五子电路（63、Korr)具有k+M个输入端用于输入所述k个可能错误的数据位u'=u'i，. . .，u'k和M个中间值的变化ΔZ=ΔZ1, . . .，ΔZM，并且具有k'彡k的k'个输 出端用于输出k个经校正的数据位《Γ，.·.,<Λ的子数量V。
28. 根据权利要求26所述的解码器，其中，在1位错误的情况下，在数据位u'中数据 位Aui的变化能够以所述中间值中的η个变化的乘积来表示，其中O彡i彡k，并且η> 2。
29. 根据权利要求26所述的解码器，其中，数据位Ui的变化ΛUi能够以中间值中的2 个变化的乘积来表示，其中〇 <i<k。
30. 根据权利要求26至29之一所述的解码器，其中，至少部分地共同实现由一定数 量的所述解码器的第三子电路（61、Ssyndrom)、第四子电路（62、Decomp)和第五子电路（63、 Korr)组成的至少两个子电路。
31. 根据权利要求30所述的解码器，其中，使用合成工具实现该解码器。
32. 系统，包括： 根据权利要求1至25之一所述的电路装置（710);以及 根据权利要求26至31之一所述的用于确定待校正的数据位的子数量的解码器（720)。
33. 用于确定m个用于k个数据位U1, ...，Uk的校验位的方法，其中，该方法包括： 根据所述k个数据位确定M个中间值，从而对于每个待校正的数据位具有可逆的清 楚确定的中间值对（rU;.，rZm;.)， 其中，如果所述数据位Iu1,...，uk}中仅仅有一个数据位改变到其否定值，那么所述对 的变化（到)显示第j个数据位Uj改变为'，以及 将所述中间值（Z1,. ..，Zm)转换为所述校验位C1,. ..，Cm, 其中，将所述中间值如此转换为所述校验位，以使得配置给根据所述数据位U1,...，Ui,...，Uk确定的中间值的校验位与配置给根据待校正的数据位的相应一个位中的转化的 数据位确定的中间值的校验位成对地不同，其中m<M和M<k适用。
34. 用于根据m个校验位Cl，...，Cm确定待校正的数据位的子数量的方法，其中用于确 定待校正的数据位的子数量的方法包括： 形成正确的校验位C1, . . .，Cm与可能错误的校验位C'P. ..，C' m的差Acl …，Δ?" =?"Φ<的子数量，其中该差根据可能错误的数据位u' ..，u' k和 可能错误的校验位yp...，。m确定； 形成无错误的中间值Z1, . . .，Zm和可能错误的中间值Z'p. ..，Z'μ的差Ar, = 丨，= ?4的子数量，其中该差ΛΖι，...ΛζΜ由中间值的差Ac1,...， ΔCm确定；以及 根据可能错误的数据位V^并且中间值的两个差确定校正的数据位Iif% 其中Ail属于第一组中间值而属于第二组中间值，从而如果+变化到^并且不再出现 错误；气卩变化到并且变化到，那么是这样的；并且其中当M丨.== 1时 Iifr =11,劃 0 JJ
35. 根据权利要求34的用于根据所述m个校验位C1, ...，Cm确定所述待校正的数据位 的子数量的方法，其中，通过根据权利要求33的用于确定m个用于k个数据位U1,. . .，uk的 校验位的方法形成m个校验位C1, . . .，cm。
36. 计算机程序，具有用于实施根据权利要求33至35之一所述的方法的程序代码。
37. 用于确定m个用于k个数据位U1, ...，Uk的校验位的电路装置（1 ;2 ;3 ;4;5)，包 括： 第一子电路（19 ;29 ;39 ;41)，以及 第二子电路（110 ;210 ;310 ;42)， 其中所述第一子电路（19 ;29 ;39 ;41)SZw具有k个二进制输入端用于输入k个数据 位u=Ul，...，Uk ;以及M个输出端，用于输出M个根据所述数据位确定的二进制中间值 Z1，· · ·，Zm，中：ZIZi(U)ZI(Ui，· · ·，Uk)，· · ·，ZmZm(U)Zm(Ui，· · ·，Uk)， 其中，所述中间值形成至少具有的M1个中间值第一组G1 ={zu，和与G1不 同的具有M2个中间值的第二组G2 = - 1/2}?其中，所述第一组G1和所述第二组 G2具有不同中间值并且2彡MpM2SM适用，并且如此设计所述第一子电路（19 ;29 ;39 ;41)SZw，以使得该第一子电路由数据位如此确定所述中间值，从而对于每个待校正的数据位Uj 具有可逆的清楚确定的中间值对，其中Z|J/是所述第一组61的中间值而^.?/是与 之不同的所述第二组G2的中间值，从而适用的是： Iu_ (Ili,...,Uj ,,Uj,Itj) =rUf(U1,...Jij,,tl,-,U1 "5...,Wi-) 并且,如果数据位Iu1,...，uk}中仅仅一个数据位改变到其否定值，那么对的变化 二4，到ri.Z1，显示第j个数据位Uj改变为i， 其中，所述第二子电路（110 ;210 ;310 ;42)Tr设计为用于将所述中间值Zl，...，zM转换 为所述校验位C1, . . .，Cm, 其中如此设计所述第二子电路（110 ;210 ;310 ;42)Tr，以使得该第二子电路将至少 所述中间值组Gj中的中间值…?/,转换为校验位cW*…? 从而配置给根据所述数据位U1, . . .，Ui, . . .，Uk确定的中间值的校验位 应的一个位中的转化的数据位确定的中间值
的校验位成对地不同，其中m<M和比< 适用。
【文档编号】G11C29/42GK104464820SQ201410488393
【公开日】2015年3月25日 申请日期:2014年9月22日 优先权日:2013年9月23日
【发明者】S·霍思普, M·格塞尔, K·奥伯伦德 申请人:英飞凌科技股份有限公司