三维存储单元、存储方法、三维存储芯片组件和电子设备与流程

本申请的实施例涉及数据存储的，尤其涉及一种三维存储单元、一种数据的存储方法、一种三维存储芯片组件和一种电子设备。

背景技术：

1、相关技术中，在进行数据存储时，需要将数据发送至主板等元器件，通过主板等元器件上存储的通信协议对数据进行处理之后，再将数据写入存储器中存储。在从存储器中读取数据时，同样需要将数据发送至主板等元器件，通过主板等元器件上存储的通信协议对数据进行处理之后，再将数据向外发送。

2、数据通过主板等元器件处理之后，才能够实现存储和读取，延长了数据的传输路径，增加了数据的传输时间，降低了数据存储和读取的效率。

技术实现思路

1、为了解决上述技术问题中至少之一，本申请的实施例提供了一种三维存储单元、一种数据的存储方法、一种三维存储芯片组件和一种电子设备。

2、第一方面，本申请实的施例提供了一种三维存储单元，包括易失性存储芯片，易失性存储芯片用于存储数据；接口芯片，接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，以形成三维存储单元；其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议；数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片中被读取。

3、在一种可行的实施方式中，接口芯片还包括逻辑电路，逻辑电路与通信协议电路电连接；数据通过通信协议电路和逻辑电路以缓存一致性的方式写入易失性存储芯片；和，数据通过通信协议电路和逻辑电路以缓存一致性的方式从易失性存储芯片中被读取。

4、在一种可行的实施方式中，易失性存储芯片包括第一存储阵列和第二存储阵列，通信协议电路通过第一三维异质集成结构与第一存储阵列电连接，逻辑电路通过第二三维异质集成结构与第二存储阵列电连接；通信协议电路的正投影落入第一存储阵列正投影的范围内，逻辑电路的正投影落入第二存储阵列正投影的范围内。

5、在一种可行的实施方式中，逻辑电路包括固定逻辑电路和可编程逻辑电路中至少之一。

6、在一种可行的实施方式中，逻辑电路的数量为多个，多个逻辑电路围绕通信协议电路设置。

7、在一种可行的实施方式中，接口芯片还包括路由单元，路由单元的正投影落入易失性存储芯片正投影的范围内；多个逻辑电路之间通过路由单元电连接，多个逻辑电路分别通过路由单元与通信协议电路电连接。

8、在一种可行的实施方式中，三维存储单元还包括存储控制电路，存储控制电路设置在易失性存储芯片上；和/或，存储控制电路设置在接口芯片上。

9、在一种可行的实施方式中，存储控制电路的数量大于或等于通信协议电路与逻辑电路的数量之和。

10、在一种可行的实施方式中，通信协议包括cxl协议、ccix协议、gen z协议、opencpai协议和nvlink协议中至少一者。

11、在一种可行的实施方式中，易失性存储芯片的数量为至少两个，至少两个易失性存储芯片之间通过三维异质集成结构三维堆叠连接。

12、在一种可行的实施方式中，接口芯片的数量为至少两个，至少两个接口芯片之间通过三维异质集成结构三维堆叠连接；或，至少两个接口芯片分别通过三维异质集成结构与易失性存储芯片三维堆叠连接。

13、在一种可行的实施方式中，接口芯片的正投影与易失性存储芯片的正投影完全重合。

14、第二方面，本申请实的施例提供了一种数据的存储方法，用于上述第一方面的三维存储单元，易失性存储芯片包括第一存储阵列和第二存储阵列；接口芯片还包括多个逻辑电路，多个逻辑电路之间通过路由单元电连接，多个逻辑电路分别通过路由单元与通信协议电路电连接；数据的存储方法包括接收来自通信协议电路的数据，将来自通信协议电路的数据存储至第一存储阵列；或，接收来自通信协议电路的数据，通过路由单元将来自通信协议的数据发送至至少一个逻辑电路；将至少一个逻辑电路处理后的数据存储至第二存储阵列。

15、第三方面，本申请的实施例提供了一种三维存储芯片组件，包括如上述第一方面的三维存储单元，基板，基板与三维存储单元电连接，基板用于封装三维存储单元。

16、第四方面，本申请的实施例提供了一种电子设备，包括处理器；如上述的三方面的三维存储芯片组件，三维存储芯片组件与处理器电连接。

17、本申请的实施例有益效果如下：

18、通过在接口芯片上设置通信协议，使得数据能够以缓存一致性的方式写入易失性存储芯片，并且能够以缓存一致性的方式从易失性存储芯片中被读取，从而无需将数据传输至其他元器件(例如主板等)，即可实现数据的存储和读取，缩短了数据的传输路径，减少了数据的传输时间，降低了数据存储和读取过程的延时，提高了三维存储单元存储数据和读取数据的效率，从而提高了三维存储单元的使用性能。

19、并且，设置接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，一方面，缩短了数据的传输路径，大幅度增大了三维存储单元处理数据的带宽，降低三维存储单元的功耗，避免了访问冲突，提高了三维存储单元的使用性能。另一方面，设置接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，还能够减小三维存储单元的占用面积，提高三维存储单元的使用灵活性。

技术特征：

1.一种三维存储单元，其特征在于，包括：

2.根据权利要求1所述的三维存储单元，其特征在于，所述接口芯片还包括：

3.根据权利要求2所述的三维存储单元，其特征在于，

4.根据权利要求2所述的三维存储单元，其特征在于，所述逻辑电路包括固定逻辑电路和可编程逻辑电路中至少之一。

5.根据权利要求2所述的三维存储单元，其特征在于，所述逻辑电路的数量为多个，多个所述逻辑电路围绕所述通信协议电路设置。

6.根据权利要求5所述的三维存储单元，其特征在于，所述接口芯片还包括：

7.根据权利要求2所述的三维存储单元，其特征在于，所述三维存储单元还包括：

8.根据权利要求7所述的三维存储单元，其特征在于，所述存储控制电路的数量大于或等于所述通信协议电路与所述逻辑电路的数量之和。

9.根据权利要求1至8中任一项所述的三维存储单元，其特征在于，所述通信协议包括cxl协议、ccix协议、gen z协议、opencpai协议和nvlink协议中至少一者。

10.根据权利要求1至8中任一项所述的三维存储单元，其特征在于，所述易失性存储芯片的数量为至少两个，至少两个所述易失性存储芯片之间通过所述三维异质集成结构三维堆叠连接。

11.根据权利要求1至8中任一项所述的三维存储单元，其特征在于，所述接口芯片的数量为至少两个，至少两个所述接口芯片之间通过所述三维异质集成结构三维堆叠连接；或，

12.根据权利要求1至8中任一项所述三维存储单元，其特征在于，所述接口芯片的正投影与所述易失性存储芯片的正投影完全重合。

13.一种数据的存储方法，其特征在于，用于上述1至12中任一项所述的三维存储单元，所述易失性存储芯片包括第一存储阵列和第二存储阵列；所述接口芯片还包括多个逻辑电路，多个所述逻辑电路之间通过路由单元电连接，多个所述逻辑电路分别通过所述路由单元与所述通信协议电路电连接；

14.一种三维存储芯片组件，其特征在于，包括：

15.一种电子设备，其特征在于，包括：

技术总结
本申请的实施例公开了一种三维存储单元、存储方法、三维存储芯片组件和电子设备。三维存储单元包括易失性存储芯片和接口芯片。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接，以形成三维存储单元。其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片中被读取。通过在接口芯片上设置通信协议电路，从而无需经过其他元件，即可以缓存一致性的方式实现数据的存储和读取，提高了数据的传输效率，增大了三维存储单元处理数据的带宽，提高了三维存储单元的使用性能。

技术研发人员：左丰国,周骏,侯彬
受保护的技术使用者：西安紫光国芯半导体有限公司
技术研发日：
技术公布日：2024/1/13