经配置以每存储器单元存储多于一个位的自选择存储器单元的制作方法

本文中公开的至少一些实施例大体上涉及存储器系统，且更特定来说(但不限于)配置存储器单元以存储数据的技术。

背景技术：

1、存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统来将数据存储于存储器装置处及从存储器装置检索数据。

2、存储器装置可包含具有形成于半导电材料的集成电路裸片上的一或多个存储器单元阵列的存储器集成电路。存储器单元是可个别地使用或操作以存储数据的最小存储器单位。一般来说，存储器单元可存储一或多个数据位。

3、已开发用于存储器集成电路的不同类型的存储器单元，例如随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦除可编程只读存储器(eeprom)、快闪存储器等。

4、一些集成电路存储器单元是易失性的，且需要电力以维持存储于单元中的数据。易失性存储器的实例包含动态随机存取存储器(dram)及静态随机存取存储器(sram)。

5、一些集成电路存储器单元是非易失性的，且即使在未被供电时仍可留存经存储数据。非易失性存储器的实例包含快闪存储器、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)及电子可擦除可编程只读存储器(eeprom)存储器等。快闪存储器包含与非(nand)型快闪存储器或者或非(nor)型快闪存储器。nand存储器单元是基于nand逻辑门；且nor存储器单元是基于nor逻辑门。

6、交叉点存储器(例如，3d xpoint存储器)使用非易失性存储器单元阵列。交叉点存储器中的存储器单元是无晶体管的。此类存储器单元中的每一者可具有堆叠在一起作为集成电路中的列的选择器装置及任选相变存储器装置。此类列的存储器单元经由在彼此垂直的方向上延伸的两个导线层连接于集成电路中。所述两个层中的一者在存储器单元上方；且另一层在存储器单元下方。因此，可在两个层中沿不同方向延伸的两条导线的交叉点处个别地选择每一存储器单元。交叉点存储器装置是快速的且非易失性的，且可用作用于处理及存储的统一存储器集区。

7、非易失性集成电路存储器单元可经编程以通过在编程/写入操作期间将电压或电压模式施加到存储器单元而存储数据。编程/写入操作将存储器单元设置于对应于编程/存储到存储器单元中的数据的状态中。可在读取操作中通过检查存储器单元的状态而检索存储于存储器单元中的数据。读取操作通过施加电压及确定存储器单元在对应于预定义状态的电压下是否变为导电而确定存储器单元的状态。

技术实现思路

技术特征：

1.一种装置，其包括：

2.根据权利要求1所述的装置，其中在不存在所述第二电压脉冲的情况下，将所述第一电压脉冲施加到所述存储器单元将所述存储器单元的所述阈值电压编程到表示替代值的替代电平。

3.根据权利要求2所述的装置，其中所述第二电压脉冲持续不超过20纳秒；且

4.根据权利要求1所述的装置，其中所述值是第三值；

5.根据权利要求4所述的装置，其中响应于编程存储器单元的所述阈值电压以表示第四值的确定，所述控制器经配置以指示所述电压驱动器：

6.根据权利要求5所述的装置，其中所述第一电压脉冲及所述第二电压脉冲的持续时间具有与所述第三电压脉冲的持续时间相同的长度；且所述第五电压脉冲及所述第六电压脉冲的持续时间具有与所述第四电压脉冲的持续时间相同的长度。

7.根据权利要求6所述的装置，其中所述第三电压脉冲的所述持续时间及所述第四电压脉冲的所述持续时间具有相同长度；

8.根据权利要求4所述的装置，其中所述第一电压脉冲及所述第三电压脉冲具有相同第一极性；且所述第二电压脉冲及所述第四电压脉冲具有与所述第一极性相反的相同第二极性。

9.根据权利要求4所述的装置，其中所述第一电压脉冲、所述第二电压及所述第三电压脉冲具有不同于所述第四电压脉冲的极性的相同极性。

10.一种方法，其包括：

11.根据权利要求10所述的方法，其进一步包括：

12.根据权利要求11所述的方法，其进一步包括：

13.一种集成电路，其包括：

14.根据权利要求13所述的集成电路，其中所述存储器单元在所述第二时段内是导电的且在所述第二时段之后的所述第一时段的一部分中是不导电的。

15.根据权利要求14所述的集成电路，其中所述第一时段与所述第二时段之间的差异不超过所述第一时段的持续时间的十分之一。

技术总结
编程存储器单元以具有到表示多于两个预定值中的一个值的电平的阈值电压的系统、方法及设备。跨所述存储器单元驱动第一电压脉冲以使预定电流通过所述存储器单元。所述第一电压脉冲足以将所述存储器单元编程到表示第一值的电平。为了将所述存储器单元编程到表示第二值的电平，在由所述第一电压脉冲引起的所述存储器单元中的残余极化的时间段内跨所述存储器单元驱动不同于所述第一电压脉冲的第二电压脉冲。

技术研发人员：杨玲明,陈宣安,K·萨尔帕特瓦里,F·D·贝尔纳-克特尔,J·陈,N·N·加杰拉,A·马宗达
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/2/1