具有支持存储器操作的虚拟行的非易失性存储器的制作方法

本发明涉及非易失性存储器(nvm)，并且更具体地涉及使用存储器单元的虚拟行来支持nvm内的存储器操作。

背景技术：

1、现在参照图1，示出了常规非易失性存储器(nvm)100的框图。存储器100包括安排在存储器阵列104中的多个nvm单元102，该存储器阵列包括多个行106和多个列108。

2、图2示出了示例nvm单元102的电路图。此电路仅是nvm单元的一个示例，并且将理解的是，可以使用其他nvm单元电路配置。nvm单元102由n沟道mosfet选择晶体管116和n沟道mosfet浮栅晶体管118的源极-漏极路径的串联连接形成。nvm单元102包括耦合至串联连接的源极-漏极路径的第一端(浮栅晶体管118的漏极处)的位线(bl)端子120以及耦合至串联连接的源极-漏极路径的第二端(选择晶体管116的源极处)的源极线(sl)端子122。选择晶体管116的栅极耦合至nvm单元102的选择线(sel)端子124，而浮栅晶体管118的顶栅极连接至行字线(wl)，所包括的浮栅保持浮置，因为此端子使用氧化物与两侧隔离。

3、在阵列的第一列108中，该列108中的nvm单元102使其源极线端子122一起连接至阵列的源极线112并且使其位线端子120一起连接至阵列的第一位线110。在阵列的第二列108中，该列108中的nvm单元102使其源极线端子122一起连接至阵列的第一位线110并且使其位线端子120一起连接至阵列的第二位线110。因此，阵列的第一位线110充当第一列108的nvm单元102的位线以及第二列的nvm单元102的源极线，这取决于由列解码器的操作所设置的配置。此安排跨阵列重复其自身直到最后一列108，其中，该列108中的nvm单元102使其源极线端子122一起连接至阵列的倒数第二位线110并且使其位线端子120一起连接至阵列的最后位线110。

4、在此配置中，给定行中的nvm单元102的奇数编号的nvm单元(例如，nvm单元102(1)和102(3))使其选择线端子124连接至行106的第一选择线126(1)，而该给定行中的nvm单元102的偶数编号的nvm单元(例如，nvm单元102(2)和102(n))使其选择线端子124连接至该同一行106的第二选择线126(2)。

5、选择线126由提供字线(未明确示出)的行解码器电路驱动。源极线112和位线110连接至列解码器电路，以便进行列选择并由感测放大器电路感测。列解码器电路控制给定位线110相对于nvm单元的某一列是在位线模式还是在源极线模式下操作。列解码器电路进一步控制源极线112与地连接以便支持存储器阵列操作。

技术实现思路

1、在实施例中，一种存储器，包括：存储器阵列，该存储器阵列包括多个行和列，该存储器阵列包括存储器部分和虚拟部分，该存储器部分包括存储器单元，该虚拟部分包括虚拟单元；多条位线，该存储器阵列的每一列有一条位线，每条位线连接至该列内的这些存储器单元；其中，该虚拟部分包括：第一行虚拟单元，其中，该第一行中的虚拟单元与该多条位线的第一位线组的相应位线具有第一连接并且与第一源极线具有第二连接；以及第二行虚拟单元，其中，该第二行中的虚拟单元与该多条位线的第二位线组的相应位线具有第一连接并且与第二源极线具有第二连接。

2、在实施例中，一种存储器，包括：存储器阵列，该存储器阵列包括多个行和列，该存储器阵列包括存储器部分和虚拟部分，该存储器部分包括存储器单元，该虚拟部分包括虚拟单元；多条位线，该存储器阵列的每一列有一条位线，每条位线连接至该列内的这些存储器单元并且连接至该虚拟部分；列解码器，该列解码器被配置用于选择性地连接该多条位线的第一位线组，以便从连接至该第一位线组的位线上的第一存储器单元组中进行读取；以及控制电路，该控制电路被配置用于选择性地致动该存储器阵列的该虚拟部分内的虚拟单元以将该多条位线的第二位线组连接至读取参考电压，以便通过该多条位线的该第二位线组将该读取参考电压施加到该第一存储器单元组。

3、在实施例中，一种存储器，包括：存储器阵列，该存储器阵列包括多个行和列，该存储器阵列包括存储器部分和虚拟部分，该存储器部分包括存储器单元，该虚拟部分包括虚拟单元；多条位线，该存储器阵列的每一列有一条位线，每条位线连接至该列内的这些存储器单元并且连接至该虚拟部分；列解码器，该列解码器被配置用于选择性地将该多条位线与列解码信号断开连接；以及控制电路，该控制电路被配置用于选择性地致动该存储器阵列的该虚拟部分内的虚拟单元以将该多条位线连接至软编程参考电压，以便将该软编程参考电压施加到该存储器阵列的该存储器部分的这些存储器单元。

4、在实施例中，一种存储器，包括：存储器阵列，该存储器阵列包括多个行和列，该存储器阵列包括存储器部分和虚拟部分，该存储器部分包括存储器单元，该虚拟部分包括虚拟单元；多条位线，该存储器阵列的每一列有一条位线，每条位线连接至该列内的这些存储器单元并且连接至该虚拟部分；列解码器，该列解码器被配置用于选择性地将该多条位线的第一位线组和该多条位线的第二位线组与列解码信号断开连接；以及控制电路，该控制电路被配置用于选择性地致动该存储器阵列的该虚拟部分内的虚拟单元，以便：将该多条位线的该第一位线组连接至第一编程电压，以便将该第一编程电压施加到连接至该多条位线的该第一位线组的第一存储器单元组；并且将该多条位线的该第二位线组连接至不同于该第一编程电压的第二编程电压，以便将该第二编程电压施加到连接至该多条位线的该第二位线组的第二存储器单元组。

技术特征：

1.一种存储器，包括：

2.如权利要求1所述的存储器，其中所述多条位线的第一位线组的位线与所述多条位线的第二位线组的位线交替。

3.如权利要求1所述的存储器，进一步包括控制电路，所述控制电路被配置用于根据存储器操作模式将可选参考电压施加到所述第一和第二源极线。

4.如权利要求3所述的存储器，其中，当所述存储器在运行读取存储器操作模式时，由所述控制电路施加到所述第一和第二源极线两者上的所述可选参考电压是接地电压。

5.如权利要求4所述的存储器，进一步包括：

6.如权利要求4所述的存储器，进一步包括：

7.如权利要求3所述的存储器，其中，当所述存储器在运行软编程存储器操作模式时，由所述控制电路施加到所述第一和第二源极线两者的所述可选参考电压是接地电压。

8.如权利要求7所述的存储器，进一步包括：

9.如权利要求3所述的存储器，其中，当所述存储器在运行模式编程存储器操作模式时，由所述控制电路施加到所述第一源极线的所述可选参考电压是第一编程电压，并且由所述控制电路施加到所述第二源极线的所述可选参考电压是不同于所述第一编程电压的第二编程电压。

10.如权利要求9所述的存储器，进一步包括：

技术总结
本发明涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列，包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元与这些位线的第一位线组的相应位线具有第一连接并且与第一源极线具有第二连接。该第二行中的这些虚拟单元与该多条位线的第二位线组的相应位线具有第一连接并且与第二源极线具有第二连接。选择性地致动这些虚拟单元以根据存储器操作模式将该第一和第二源极线处的电压分别耦合至该第一和第二位线组。

技术研发人员：V·拉纳
受保护的技术使用者：意法半导体国际有限公司
技术研发日：
技术公布日：2024/1/13