一种基于fram的大容量存储器的制造方法
【技术领域】
[0001]本实用新型属于存储器领域，具体地涉及一种基于FRAM的大容量存储器。
【背景技术】
[0002]目前，主流的嵌入式系统所采用的非挥发性大容量数据存储器主要为NORFLASH和NAND FLASH，这类存储器相比使用传统机械结构和磁存储介质的HDD (Hard DiskDrive)有着读写速度快、耗电少、耐震、低噪声、稳定性高、轻量等优点，同时随着FLASH芯片存储密度的快速提升和生产成本的不断下降，基于NOR FLASH和NAND FLASH的大容量存储设备得到了越来越广泛的运用。
[0003]然而，FLASH本身的物理特性决定了它有读写次数的限制，NOR FLASH读写次数大概为100万次，SLC的NAND FLASH读写次数大概为10万次，性价比比较高的MLC读写次数大概为I万次，这使得基于FLASH的大容量固态存储的寿命始终不够理想，只能单纯靠均衡损耗的方法来缓解，但是光靠这种方法是治标不治本的，尤其是在需要频繁大量存储和改写零散数据时，FLASH所承担的读写次数压力会直线上升，寿命问题显得尤为突出。其次基于NAND FLASH的固态存储并不支持数据直接写入，在写数据之前必须要对写入地址所在的块进行块擦除(耗时约2ms)，而擦除操作所消耗的时间远大于写入操作的时间，也就是说基于NAND FLASH的固态存储读写过程中有大量的时间被耗费在擦除上，尤其是在那些需要经常改写零散数据的场合，频繁的擦除工作浪费大量时间，大大影响了嵌入式系统的运行速度。
[0004]铁电存储器FRAM的工作原理是利用铁电晶体的铁电效应实现数据存储，铁电效应是指在铁电晶体上施加一定的电场时，晶体中心原子在电场的作用下运动，并达到一种稳态；当电场从铁电晶体移走后，由于晶体的中间层是一个高能阶，中心原子在没有获得外部能量时不能越过高能阶达到另一个稳态，中心原子会保持在原来的位置，因此可利用铁电畴在电场下反转形成高极化电荷，或无反转形成低极化电荷来判别存储单元是在” I”或“O”状态。铁电畴的反转不需要高电场，仅用一般的工作电压就可以改变存储单元是在”1”或“O”的状态；也不需要电荷泵来产生高电压数据擦除，因而没有擦写延迟的现象。这种特性使铁电存储器在掉电后仍能够继续保存数据，写入速度快且具有无限次写入寿命(1010读/写操作)，不容易写坏。所以，与FLASH等非易失性存储技术比较，铁电存储器具有更高的写入速度和更长的读写寿命。
【发明内容】
[0005]为了解决传统基于NAND FLASH的固态存储读写寿命限制及存储读写速度慢的问题，本实用新型目的是:提供一种基于FRAM的大容量存储器，具有更高的写入速度和更长的读与寿命。
[0006]本实用新型的技术方案是:
[0007]一种基于FRAM的大容量存储器，包括至少一片FRAM，其特征在于，所述FRAM组成阵列结构，其中地址线、数据线以总线的形式连接在一起，通过CE片选信号来使能其中某一片FRAM进行读写，每一个FRAM阵列由一个CPLD管理，FPGA对所有的CPLD进行读写控制。
[0008]优选的，还包括虚拟SRAM接口，所述虚拟SRAM接口对FRAM进行读写。
[0009]优选的，由8片FRAM组成一个FRAM阵列，共有8个FRAM阵列。
[0010]优选的，FPGA对外留有片选信号CE、输出使能OE、写入使能WE以及地址总线A0~A23，数据总线DO?D7，作为嵌入式系统的读写接口。
[0011]本实用新型的优点是:
[0012]CPLD管理一个FRAM阵列，FPGA对所有的CPLD进行读写控制，整个存储系统对外留有虚拟SRAM接口，便于嵌入式系统进行读写操作。该存储器写入速度快且具有无限次写入寿命。
【附图说明】
[0013]下面结合附图及实施例对本实用新型作进一步描述:
[0014]图1为本实用新型基于FRAM的大容量存储器的结构示意图；
[0015]图2为本实用新型基于FRAM的大容量存储器的CPLD和FRAM阵列的连接示意图；
[0016]图3为本实用新型基于FRAM的大容量存储器的CPLD和FPGA的连接示意图；
[0017]图4为本实用新型基于FRAM的大容量存储器的读时序图；
[0018]图5为本实用新型基于FRAM的大容量存储器的写时序图。
【具体实施方式】
[0019]为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合【具体实施方式】并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。
[0020]实施例:
[0021]如图1所示，本存储系统以FPGA和CPLD为存储控制器，以64片4Mb的铁电存储器FRAM阵列为主要存储设备，形成一个基于FRAM的32MB非挥发性存储器。其中每一片CPLD管理一个FRAM阵列，FPGA对所有的CPLD进行读写控制，整个存储系统对外留有虚拟SRAM接口，便于嵌入式系统进行读写操作。
[0022]在本存储系统中存储阵列采用的是富士通的铁电随机存取内存(FRAM)芯片，每一片由使用铁电工艺和硅栅CMOS工艺技术制造的524,288 X 8位非易失性存储单元构成，具有1010次的读写循环寿命，这是对以往FLASH支持的读写操作次数的重大改进，并采用虚拟静态随机存取(SRAM)接口。
[0023]本系统采用的是虚拟SRAM接口对FRAM进行读写。在读取数据时，CEl保持低电平，CE2保持高电平，同时输入需要读取数据的地址AO?A18，然后在OE下降沿时从1/01到1/08上读取数据；在写入数据时，CEl保持低电平，CE2保持高电平，同时输入需要写入数据的地址AO?A18以及需要写入的数据1/01到1/08，然后在WE的上升沿将数据写入FRAM。根据以上所描述的FRAM的读写时序，本存储系统中CPLD和FRAM阵列的连接方式如图2所示。
[0024]每一片CPLD控制一个由8片FRAM组成的FRAM阵列，其中地址线、数据线以总线的形式连接在一起，通过CE片选信号来使能其中某一片FRAM进行读写。
[0025]8片CPLD都由一片FPGA来统一进行读写时序控制，FPGA对外留有片选信号CE、输出使能OE、写入使能WE以及地址总线A0~A23，数据总线DO?D7，作为嵌入式系统的读写接口，其连接方式如图3所示。
[0026]整个存储系统对外以SRAM接口的形式供，其中CE端为存储系统的片选信号，低电平有效，OE端为数据输出。
[0027]使能输入端，WE端为数据写入使能输入端，A0~A23为地址总线，以实现32MB的寻址空间，DO?D7为8bit的数据输入输出端口，其读写时序如图4和5所示。
[0028]本存储系统可以彻底解决传统基于NAND FLASH的固态存储读写寿命限制的问题及显著提高存储读写速度。
[0029]应当理解的是，本实用新型的上述【具体实施方式】仅仅用于示例性说明或解释本实用新型的原理，而不构成对本实用新型的限制。因此，在不偏离本实用新型的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。此外，本实用新型所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
【主权项】
1.一种基于FRAM的大容量存储器，包括至少一片FRAM，其特征在于，所述FRAM组成阵列结构，其中地址线、数据线以总线的形式连接在一起，通过CE片选信号来使能其中某一片FRAM进行读写，每一个FRAM阵列由一个CPLD管理，FPGA对所有的CPLD进行读写控制。
2.根据权利要求1所述的基于FRAM的大容量存储器，其特征在于，还包括虚拟SRAM接口，所述虚拟SRAM接口对FRAM进行读写。
3.根据权利要求1所述的基于FRAM的大容量存储器，其特征在于，由8片FRAM组成一个FRAM阵列，共有8个FRAM阵列。
4.根据权利要求3所述的基于FRAM的大容量存储器，其特征在于，FPGA对外留有片选信号CE、输出使能0E、写入使能WE以及地址总线A0~A23，数据总线DO?D7，作为嵌入式系统的读写接口。
【专利摘要】本实用新型公开了一种基于FRAM的大容量存储器，包括至少一片FRAM，其特征在于，所述FRAM组成阵列结构，其中地址线、数据线以总线的形式连接在一起，通过CE片选信号来使能其中某一片 FRAM 进行读写，每一个FRAM阵列由一个CPLD 管理，FPGA 对所有的 CPLD 进行读写控制。CPLD 管理一个 FRAM 阵列，FPGA 对所有的 CPLD 进行读写控制，整个存储系统对外留有虚拟 SRAM 接口，便于嵌入式系统进行读写操作。该存储器写入速度快且具有无限次写入寿命。
【IPC分类】G11C11-22
【公开号】CN204596424
【申请号】CN201520233175
【发明人】陈伟, 张琳
【申请人】中傲智能科技（苏州）有限公司
【公开日】2015年8月26日
【申请日】2015年4月17日