专利名称：形成微细尺寸结构的方法
技术领域：
本发明有关一种形成微细尺寸结构的方法，特别是一种有关於形成具有微小尺寸的元件结构的方法。
(2)背景技术在半导体工业中，微影工艺被应用在於半导体晶片上形成集成电路的过程当中。在微影工艺中一种辐射能量的形式，例如紫外线光，通过一光罩至一半导体晶片上。此光罩上包括透光与不透光的区域，这些透光与不透光的区域构成所需的图案。各种图案中例如闸状的图案可用来在半导体晶片上形成平行的导线。紫外线将光罩上的图案转移至一形成於半导体晶片上的光阻层。光阻层接着被显影以移除正光阻层的曝光部份或是负光阻层的未曝光部份。被图案转移或形成的光阻层接下来可被用于例如离子布植或蚀刻等的半导体工艺中。
当集成电路的集成度不断提高，半导体元件的特点已缩小至深此微米的等级。这些深次微米的特点包括金属或多晶硅导线的线宽或间距，或是半导体元件的其他各种几何特征。用于几何特征必须不断地缩小，微影工艺与设备的改良或发展也一直持续不断地进行。举例来说，相位移微影工艺利用相位移光罩将图案边缘处的曝光光线相位移以增强影像对比。其他的微影工艺包括电子束(e-beam)微影技术与X光微影技术等。
尽管如此，上述用於深次微米工艺的微影工艺技术仍然面临无法避免且难以克服的先天限制。当半导体元件的各种几何特征达到0.18微米、0.13微米甚至更微小的尺寸，问题会越趋严重。有鉴於上述传统工艺的缺点，因此有必要发展出一种新颖进步的技术与工艺，此技术与工艺能在崭新革命性的工艺发展成功前克服微影工艺技术的先天限制。
(3)发明内容本发明的一目的为提供一种形成微细尺寸结构的方法，此方法可有效进一步缩小现代集成电路的线宽，其中仅使用成熟可行的微影技术。
本发明的另一目的为提供一种形成微细尺寸结构的方法，此方法可形成一具有微细尺寸的图案，其微细尺寸仅有以成熟可行的微影技术所形成的微细尺寸的三分之一。
本发明的又一目的为提供一种形成微细尺寸结构的方法，此方法具有优异的临界尺寸与图案线条位置控制能力，同时工艺简单容易。
根据本发明一方面的一种形成微细尺寸结构的方法，其特点是，至少包括下列步骤提供一底材，所述的底材上设有一光阻层图案，而所述的图案至少包括数个线型图案；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层舆所述的底材，其中构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
根据本发明另一方面的一种形成微细尺寸结构的方法，其特点是，至少包括下列步骤提供一底材，所述的底材具有一介电层图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
根据本发明又一方面的一种形成微细尺寸结构的方法，其特点是，至少包括下列步骤提供一底材，所述的底材具有一由一层所构成的图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材，其中，所述的第一层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材，其中，所述的第二层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材，其中，所述的第三层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同且所述的第四层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)
图1A是显示形成一图案层於一底材上的结果示意图；图1B是显示共形生成一层覆盖图1A所示的底材上的结果示意图；图1C是显示非等向性回蚀刻图1B中所示结构的结果示意图；图1D是显示共形生成一层於图1C所示结构上的结果示意图；图1E是显示非等向性回蚀刻图1D中所示结构的结果示意图；图1F是显示移除图1A至图1E中所示的图案层的结果示意图；图1G是显示共形生成一层於图1F所示的结构上的结果示意图1H是显示非等向性回蚀刻图1G中所示结构的结果示意图；图1I是显示共形生成一层於图1H所示结构上的结果示意图；图1J是显示非等向性回蚀刻图1I中所示结构的结果示意图；及图1K是显示形成本发明的图案层的结果示意图。
(5)具体实施方式
在此必须说明的是以下描述的工艺步骤及结构并不包括完整的工艺。本发明可以借助各种集成电路工艺来实施，在此仅提及了解本发明所需的工艺。
以下将根据本发明结合附图进行详细的说明，请注意图示均为简单的形式且未依照比例描绘，而尺寸均被夸大以利於了解本发明。
参考图1A所示，显示由一第一层102形成的一图案形成於一底材100上。此图案至少包括数个经形成且等距离的线形图案。线形图案的间隔或彼此的间的距离等於其宽度。为了突破微影工艺的极限线形图案的宽度或彼此之间的距离应约略等於现代半导体产业界所应用的微影工艺的分辨率极限或以其他各种方法所能达到的最小线宽。举例来说，线形图案的宽度或彼此之间的距离可为0.18微米或甚至更微细的0.13微米。尽管如此，在现代微影工艺仍在不断地发展的同时，图1A所示的线形图案的宽度或其彼此之间的距离不应受限於上述的工艺线宽等级。底材100可为一介电层、一导体层、一集成电路与其他各种底材，底材100为何是取决於本发明的应用而定。
在本发明的一实施例中，第一层102至少包合一光阻层，例如一以传统方法形成的深紫外线(DUV)光阻层。图1A所示的线形图案可以传统的微影工艺形成。参考图1B所示，一第二层104形成於底材100上。第二层104可为一介电层，此介电层可为一以传统的方法形成的氧化层或氮化硅层。第二层104的厚度以约为图1A中所示的线形图案的宽度的三分之一较佳。第一层102也可为一介电层，此介电层与第二层104必须具有高蚀刻选择比。也即若第一层102为一氧化层，则第二层104可为一氧化硅层。
参考图1C所示，第二层104被以例如用於蚀刻氧化层或氮化硅层等介电层的传统干蚀刻法非等向性回蚀刻以曝露出底材100与第一层102。如图1C所示，间隙壁形成紧邻於图1A中所示的线形图案的侧壁，此间隙壁的厚度为图1A中所示的线形图案的宽度的三分之一。参考图1D所示，一第三层106形成於图1C所示的结构上。第三层106至少包含一非感光性高分子层，但不限於一非感光性高分子层。此非感光性高分子层可为一用作底部反反射(BARC)层的高分子层。实际上第三层106仅需为非感光性及具有与第二层104相较的高蚀刻选择比。第三层106的厚度以图1A中所示的线形图案的宽度的三分之一较佳。
参考图1E所示，第三层106被以例如使用气等离子体的干式剥除(DryStrip)法的传统方法非等向性回蚀刻以暴露出第一层102与第二层104。参考图1F所示，若第一层102为正光阻层时，第一层102将以传统的曝光方法曝光显影移除。在第一层102的移除中并不需使用光罩。由於第三层10具有非感光性，因此第三层106於移除第一层102後仍继续存在。
参考图1G所示，一第四层108共形生成覆盖图1F中所示的结构。第四层108的厚度为图1A中所示的线形图案的宽度的三分之一。第四层108也可为一非感光性高分子层如一用作为底部反反射层的高分子层，或为一非感光性且具有与相邻接触的层相较的高蚀刻选择比材料。参考图1H所示第四层108被以传统的方法非等向性回蚀刻以曝露出底材100。
参考图1I所示，一第五层110形成覆盖图1H所示的结构上。第五层110的材质与第二层104相同。接着如图1J所示，第五层110被以传统的方法非等向性回蚀刻以曝露出第二层104、第三层106与第四层108。
参考图1K所示，第三层106与第四层108依序被移除且形成一由第五层110与第二层104组成的图案。第三层106与第四层108如为相同的非感光性高分子材料时，移除第三层106与第四层108的步骤可以氧等离子体干式剥除(Dry Strip)。由第五层110与第二层104组成的图案具有数个等距线型图案，此线型图案的宽度为由第一层102所构成的图案的线型图案的宽度的三分之一。由第五层110与第二层104组成的图案可作为蚀刻罩幕以形成各种具有微小结构特征的元件结构，例如闸极或洞。由第五层110与第二层104组成的图案的形成过程中仅使用一次光罩或一大的图案转移工艺，而光罩或图案转移工艺是受限於微影工艺的极限。
在本发明的另一实施例中，图1A所示的第一层102可为一介电层或一光阻层，例如一以传统方法形成的氧化层或一氮化硅层。图1A所示的图案可以传统的微影与蚀刻工艺彤成。图1A中由第一层102组成的图案至少包括数个等距线形图案。线形图案的间隔或彼此之间的距离等於其宽度。为了突破微影工艺的极限，线形图案的宽度或彼此之间的距离应约略等於现代半导体产业界所应用的微影工艺的分辨率极限或以其他各种方法所能达到的最小线宽。举例来说，线形图案的宽度或彼此之间的距离可为0,18微米或甚至更微细的0.13微米。尽管如此，在现代微影工艺仍在不断地发展的同时，图1A所示的线形图案的宽度或其彼此之间的距离不应受限於上述的工艺线宽等级。底材100是取决於本发明的应用而定。
图1B所示的第二层104至少包括一导体层例如一以传统的方法形成的多晶硅层或一金属层。第二层104的厚度以约为图1A中所示的线形图案的宽度的三分之一较佳。第二层104具有与相邻接触的层相较的高蚀刻选择比。接着如图1C所示，第二层104被以传统干蚀刻法非等向性回蚀刻以曝露出底材100与第一层102。再者参考图1D所示，第三层106形成於图1C所示的结构上。第三层106至少包括一氧化层或一氮化硅层，且具有与相邻接触的层相较的高蚀刻选择比。第三层106的厚度以约为图1A中所示的线形图案的宽度的三分之一较佳。第三层106接着被以传统干蚀刻法非等向性回蚀刻如图1E所示。接着参考图1F所示，第一层102被以传统的方法移除。另外，如图1G所示，第四层108以传统的方法共形生成覆盖图1F中所示的结构，第四层108可为一氧化层或一氮化硅层，且具有与相邻接触的层相较的高蚀刻选择比。第四层108的厚度为图1A中所示的线形图案的宽度的三分之一。然后，如图1H所示，第四层108被以传统的方法非等向性回蚀刻以曝露出底100。再参考图1I与图1J所示，第五层110形成覆盖并回蚀刻。最後参考图1K所示，第三层106与第四层108依序被移除且形成一由第五层110与第三层104组成的图案。在此实施例中，由第五层110与第二层104组成的图案可为一闸极图案，若第五层110与第二层104均为多晶硅层。第三层106与第四层108可为相同的材料且移除第三层106与第四层108的步骤可简化合并。在此实施例中，由第五层110与第二层104组成的图案本身即为具有微小结构特征的元件结构。
在本发明的一实施例中，本发明利用一次光罩与一次的图案转移工艺以形成一光阻层图案，此光阻层图案的微细尺寸为微影工艺的分辨率极限。接着本发明利用四次沉积与自行对准回蚀刻工艺以形成一蚀刻罩幕，此蚀刻罩幕的微细尺寸仅为上述由微影工艺的分辨率极限形成的微细尺寸的三分之一。此蚀刻罩幕可用於形成各种具有极微细的结构特征的元件结构，此结构特征尺寸仅为由微影工艺的分辨率极限形成的微细尺寸的三分之一。
在本发明的另一实施例中，本发明也利用一次光罩与一大的图案转移工艺以形成一图案，此图案的过期尺寸为微影工艺的分辨率极限。本发明利用四大沉积与自行对准回蚀刻工艺以直接形成一具有极微细的结构特征的元件结构。此元件结构的结构特征的尺寸仅为上述由微影工艺的分辨率极限形成的微细尺寸的三分之一。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
权利要求
1.一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤提供一底材，所述的底材上设有一光阻层图案，而所述的图案至少包括数个线型图案；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层舆所述的底材，其中构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
2.如权利要求1所述的方法，其特征在于，所述的第二层与所述的第三层至少包括一非感光性高分子层。
3.如权利要求1所述的方法，其特征在于，所述的第一层、所述的第二层、所述的第三层与所述的第四层的厚度约为相邻两所述的线型图案的距离的三分之一。
4.一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤提供一底材，所述的底材具有一介电层图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
5.如权利要求4所述的方法，其特征在于，所述的介电层至少包括一氧化层。
6.如权利要求4所述的方法，其特征在于，所述的第一层与所述的第四层至少包括多晶砂层。
7.一种形成微细尺寸结构的方法，其特征在于，至少包括下列步骤提供一底材，所述的底材具有一由一层所构成的图案於其上，其中，所述的图案至少包括数个等距线型图案且所述的线型图案的宽度等於相邻两所述的线型图案的距离；形成一第一层覆盖所述的图案与所述的底材，其中，所述的第一层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第一层以暴露出所述的底材；形成一第二层覆盖所述的图案、所述的第一层与所述的底材，其中，所述的第二层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第二层以暴露出所述的图案与所述的第一层；移除所述的图案；形成一第三层覆盖所述的第一层、所述的第二层与所述的底材，其中，所述的第三层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第三层以暴露出所述的底材；形成一第四层覆盖所述的第一层、所述的第二层、所述的第三层与所述的底材，其中，构成所述的第四层的材料与构成所述的第一层的材料相同且所述的第四层的厚度约为相邻两所述的线型图案的距离的三分之一；回蚀刻所述的第四层以暴露出所述的第一层、所述的第二层与所述的第三层；及移除所述的第二层与所述的第三层。
8.如权利要求7所述的方法，其特征在于，所述的层为一氧化层，所述的第一层与所述的第四层为多晶硅层，且所述的第二层与所述的第三层为氮化硅层。
9.如权利要求7所述的方法，其特征在于，所述的层为一氧化层，所述的第一层与所述的第四层为多晶硅层且所述第二层为一氮化硅层，所述的第三层为一氧化层。
全文摘要
本发明揭示了一种形成微细尺寸结构的方法。本发明利用一次光罩或一次的图案转移工艺、自行对准回蚀刻工艺与传统沉积工艺即可形成一具有微细微细尺寸的图案，此微细微细尺寸的大小仅为以可应用的微影工艺形成的微细尺寸的三分之一。通过适当地选择欲沉积与回蚀刻的材料，此图案可为一蚀刻罩幕或其本身即为元件结构。
文档编号H01L21/30GK1431680SQ0210182
公开日2003年7月23日 申请日期2002年1月10日 优先权日2002年1月10日
发明者张庆裕, 钟维民 申请人:旺宏电子股份有限公司