化合物半导体开关电路装置的制作方法

专利名称：化合物半导体开关电路装置的制作方法
专利说明化合物半导体开关电路装置 [发明所属的技术领域]本发明涉及频率特别高的开关用的化合物半导体开关电路装置，特别是涉及2.4GHz频带以上用的化合物半导体开关电路装置。在移动电话等移动体用通信机中，使用GHz频带的微波的情况很多，在天线的切换电路和收发信的切换电路等中，多半使用切换这些高频信号用的开关元件(例如，特开平9-181642号)。作为该元件，由于使用高频，所以多半使用利用砷化镓(GaAs)的场效应晶体管(以下称FET)，与此相伴随，将上述开关电路本身集成化的单片微波集成电路(MMIC)的开发正在取得进展。
图8(A)表示GaAs FET的剖面图。在非掺杂的GaAs衬底1的表面部分掺入杂质，形成N型沟道区2，配置对沟道区2的表面进行肖特基接触的栅极3，将对GaAs表面进行欧姆接触的源极4、漏极5配置在栅极3的两侧。该晶体管利用栅极3的电位在正下方的沟道区2内形成耗尽层，从而控制源极4和漏极5之间的沟道电流。
图8(B)表示使用GaAs FET的称为SPDT(单刀双掷)的化合物半导体开关电路装置的原理性的电路图。
第一和第二FET1、FET2的源极(或漏极)连接在公用输入端子IN上，各FET1、FET2的栅极通过电阻R1、R2连接在第一和第二控制端子Ctl-1、Ctl-2上，然后各FET的漏极(或源极)连接在第一和第二输出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的信号是互补信号，施加了高电平信号的FET导通，将加在输入端子IN上的信号传输给某一个输出端子。配置电阻R1、R2的目的在于防止高频信号通过栅极对于成为交流接地的控制端子Ctl-1、Ctl-2的直流电位漏出。
图9中示出了这样的化合物半导体开关电路装置的等效电路图。在微波情况下，以特性阻抗50Ω为基准，用R1＝R2＝R3＝50Ω表示各端子的阻抗。另外，如假设各端子的电位为V1、V2、V3，则用下式表示插入损耗(Insertion Loss)及隔离(Isolation)。
插入损耗＝20log(V2/V1)[dB]这是将信号从公用输入端子IN传输给输出端子OUT1时的插入损耗，隔离＝20log(V3/V1)[dB]这是从公用输入端子IN开始与输出端子OUT2之间的隔离(Isolation)。在化合物半导体开关电路装置中，要求使上述的插入损耗(Insertion Loss)尽可能地小，提高隔离(Isolation)，串联插入信号路径中的FET的设计很重要。作为该FET使用GaAs FET的理由是，由于GaAs的电子迁移率比Si高，所以电阻小，能谋求低损耗，由于GaAs是半绝缘性衬底，所以适合于信号路径之间的高隔离化。其相反的一面是，GaAs衬底的价格比Si高，如果用Si制造像PIN二极管那样的等效元件，则在价格竞争中会失败。
在这样的化合物半导体开关电路装置中，用下式表示FET的沟道区2的电阻R，R＝1/enμS[Ω]e电子电荷量(1.6×10-19C/cm2)n电子载流子浓度μ电子迁移率S沟道区的截面积(cm2)所以，为了尽可能减少电阻R，将沟道宽度设计得尽可能地大，争取沟道区的截面积，减少插入损耗(Insertion Loss)。
为此，与用栅极3和沟道区4形成的肖特基接触有关的电容成分增大，高频输入信号从此处泄漏，隔离(Isolation)恶化。为了避免这种现象的发生，设置分流FET，谋求改善隔离(Isolation)，但由于芯片尺寸增大，成本增加，因此导致置换成廉价的硅芯片盛行、丧失市场的结果。
因此，开发了省去分流FET实现了芯片缩小的开关电路。这是因为虽然在1GHz的输入信号时插入损耗(Insertion Loss)受FET的导通电阻的影响大，但由于已知在2.4GHz的输入信号时电容成分比FET的导通电阻对插入损耗(Insertion Loss)的影响大，所以着眼于与其减少导通电阻，不如减少电容成分而进行设计。在该开关电路中，使两个FET的栅极宽度在400微米以下，能获得规定的最大线性输入功率。
最大线性输入功率(Pout-linear)是开关电路的重要性能指标之一，有导通时能通过的电流能力、以及截止时不泄漏的功率(隔离)两种。
在发送时呈导通状态的FET中，只是Idss与最大线性输入功率(Pout-linear)有关，该关系式如下。
Pout-linear＝10log(((2R×Idss/1.3)2×1/8R)×1000)[dBm]就是说，如果增加FET的Idss，则能增加采用该FET的开关电路装置的最大线性输入功率。


图10是表示具有不同Idss的FET的化合物半导体开关电路装置的电路图。第一FET1和第二FET2的源极(或漏极)连接在公用输入端子IN上，FET1及FET2的栅极分别通过R1、R2连接在第一和第二控制端子Ctl-1、Ctl-2上，而且FET1及FET2的漏极(或源极)连接在第一和第二输出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的控制信号是互补信号，施加了高电平信号的FET导通，将加在公用输入端子IN上的输入信号传输给某一个输出端子。配置电阻R1、R2的目的在于防止高频信号通过栅极相对于成为交流接地的控制端子Ctl-1、Ctl-2的直流电位而漏出。
图10所示的电路图的电路结构与8(B)所示的使用GaAs FET的称为SPDT(Single Pole Double Throw，单刀双掷)的化合物半导体开关电路装置的原理性的电路图大致相同。大的不同点在于第一，FET1及FET2的栅极宽度Wg设计在400微米以下。使栅极宽度Wg小，意味着增大FET的导通电阻，而且由于栅极的面积(Lg×Wg)变小，意味着由栅极与沟道区的肖特基结产生的寄生电容变小，在电路工作上出现很大的差异。
第二，设计沟道区，以使两个FET的Idss或夹断电压不同。这里将具有FET的特性这样不同的FET的电路称为非对称型的电路。开关电路的最大线性输入功率在发送侧(导通侧)由Idss决定，在接收侧(截止侧)由夹断电压决定。就是说，虽然由于芯片缩小，形成栅极宽度为400微米，但作为开关电路为了获得规定的最大线性输入功率，在发送侧(导通侧)必须确保规定的Idss。就是说，控制沟道区的离子注入条件，形成提高了Idss的沟道区，通过扩大沟道区的截面积，作成能输入规定的最大线性功率的FET。
另一方面，在接收侧(截止侧)，即使花费最大线性输入功率，信号也不至泄漏，就是说需要进行承受最大线性输入功率的设计。如果降低夹断电压，则能提高FET能承受的最大功率，所以控制沟道区的离子注入条件，形成夹断电压低的沟道区。
如上所述，作为开关电路输出规定的最大线性输入功率，所以任何FET都控制沟道区的离子注入条件。一般说来如果Idss增大，则夹断电压也增大，如果Idss减小，则夹断电压也减小，所以当然采用两个FET的特性互不相同的非对称型的电路。可是，在使用将信号路径固定在接收路径和发送路径上的开关电路的情况下，却没有任何问题，毋宁是极有效的电路。
图11表示将图10所示的化合物半导体开关电路装置集成化了的化合物半导体开关电路装置的一例。
将进行开关的FET1及FET2配置在GaAs衬底的中央部，电阻R1、R2连接在各FET的栅极上。另外，对应于公用输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的焊接区设置在衬底的周边。另外，用虚线表示的第二层布线是在形成各FET的栅极时同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第三层布线是进行各元件的连接及焊接区的形成的焊接区金属层(Ti/Pt/Au)30。在第一层衬底上进行欧姆接触的欧姆金属层(AuGe/Ni/Au)10用来形成各FET的源极、漏极及各电阻两端的引出电极，在图11中由于与焊接区金属层重叠，所以图中未示出。
由图11可知，结构部件只是与FET1、FET2、电阻R1、R2、公用输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，用最小的结构部件构成。
图12中示出了将图11所示的FET部分放大了的平面图。由于两个FET的焊接区相同，所以只示出了一个FET。用单点点划线包围的长方形区域是在GaAs衬底11上形成的沟道区12。从左侧延伸的呈梳齿状的两条第三层的焊接区金属层30是连接在输出端子OUT1上的源极13(或漏极)，在它下面有用第一层欧姆金属层10形成的源极14(或漏极)。另外，从右侧延伸的呈梳齿状的两条第三层的焊接区金属层30是连接在公用输入端子IN上的漏极15(或源极)，在它下面有用第一层欧姆金属层10形成的漏极16(或源极)。这两个电极配置成梳齿咬合的形状，其中用第二层的栅极金属层20形成的栅极17呈梳齿状地配置在沟道区12上。另外，从上侧延伸的正中的梳齿即漏极13(或源极)与FET1和FET2共用，更有助于小型化。这里，栅极宽度在400微米以下的意思是说各FET的梳齿状的栅极17的宽度的总和分别在400微米以下。
沟道区12虽然通过注入离子形成，但为了根据离子注入条件使FET呈截止状态，作为必要的电压的夹断电压发生变化。就是说，如果注入到沟道区的杂质离子的浓度高、或者离子注入的加速电压高，则夹断电压增高，如果杂质浓度低或加速电压低，则夹断电压变低。
另外，如果沟道区12的杂质浓度高、或者注入时的加速电压高(沟道区深)，则Idss增加。就是说，一般情况下，夹断电压高的沟道区其Idss大，发送时呈导通状态的FET的最大线性输入功率也增大。反之，夹断电压低的沟道区其Idss小，但在该FET呈截止状态时能承受的最大线性输入功率增大。
这里，图13中示出了具有成为发送侧(导通侧)的大的Idss的FET的栅极宽度和最大线性输入功率(Pout-linear)的关系。
如图13所示，通过控制作为沟道区形成条件的杂质浓度或离子注入加速电压，在栅极宽度为400微米的情况下，确保0.09A的Idss，构成能输出最大线性输入功率为20dBm的开关电路。作为使用包括蓝牙(不用导线将移动电话、笔记本PC、便携式信息终端、数字摄象机、以及其他外围机器互相连接，提高移动环境、业务环境下的通信规格)的2.4GHz频带即ISM频带(Industrial Scientific andMedical frequency band，工业科学和医学频带)的频谱扩散通信应用领域中的RF开关，能有效地应用该频带。
图14表示FET1及FET2的剖面结构。开关电路的最大线性输入功率在导通侧由Idss决定，在截止侧由夹断电压决定，所以在此情况下，为了提高成为发送侧(导通侧)的FET1的Idss，使沟道区的杂质浓度比以往的浓度高，在成为接收侧(截止侧)的FET2中，为了降低夹断电压，用比以往低的浓度形成沟道区。这时，由于离子注入的加速电压形成得对两个FET都相等，所以实际的沟道深度虽然大致相等，但作为结果FET1的Idss及夹断电压增大，在FET2中Idss及夹断电压变小，所以在图14中用沟道区的深度示意地表示该差异。
图14(A)表示FET1的剖面结构。在GaAs衬底11上设有n型Idss大的沟道区12a、以及在其两侧形成源区18及漏区19的n+型高浓度区域。
FET1作为发送侧(导通侧)使用，为了获得最大线性输入功率，增加杂质浓度，形成Idss大的沟道区12a。具体地说，在剂量为4.6×1012cm-3、加速电压为70KeV的条件下，进行赋予n型的杂质(29Si+)的离子注入，在栅极形成之前不刻蚀栅极正下方的沟道区12a。因此，如图13所示，由于栅极宽度为400微米时获得了0.09A的Idss，所以能输出蓝牙或LAN等中能有效使用的20dBm的最大线性输入功率。另外，其结果是FET1的夹断电压变为2.2V。
在沟道区12a中设有栅极17，在高浓度区中设有由第一层的欧姆金属层10形成的漏极14及源极16。另外，如上所述，在其上面设有由第三层的焊接区金属层30形成的漏极13及源极15，进行各元件的布线等。
图14(B)表示FET2的剖面结构。在GaAs衬底11上设有n型的夹断电压小的沟道区12b、以及在其两侧形成源区18及漏区19的n+型高浓度区域。
具体地说，在剂量为3.4×1012cm-3、加速电压为70KeV的条件下，进行赋予n型的杂质(29Si+)的离子注入，在栅极形成之前不刻蚀栅极正下方的沟道区12b。因此，形成夹断电压为1.1V的沟道区12b，Idss为0.04A。
在开关电路中，如果不仅发送侧(导通侧)没有能输出的能力，同时在接收侧(截止侧)没有能承受最大线性输入功率的能力，则信号泄漏，结果是电路的最大线性输入功率下降。在接收侧(截止侧)能承受的最大线性输入功率与夹断电压有关，例如在上述的开关电路中，如果将夹断电压设计为1.1V，则成为能承受22.5dBm的最大线性输入功率的FET。能通过开关电路的最大线性输入功率在比较了由发送侧(导通侧)FET的Idss决定的最大线性输入功率、以及由接收侧(截止侧)的夹断电压决定的最大线性输入功率时，成为两方中较小一方的最大线性输入功率，所以在此情况下，能确保20dBm的最大线性输入功率。
在沟道区12b中设有栅极17，在高浓度区中设有由第一层的欧姆金属层10形成的漏极14及源极16。另外，如上所述，在其上面设有由第三层的焊接区金属层30形成的漏极13及源极15，进行各元件的布线等。
这样，通过采用在发送侧(导通侧)增大Idss、在接收侧(截止侧)减小夹断电压的由两个FET构成的非对称型的电路，能实现这样的开关电路将栅极宽度减少到400微米，即使使芯片尺寸缩小，在发送侧(导通侧)也能确保20dBm的最大线性输入功率，而且在接收侧(截止侧)能承受与发送侧(导通侧)同等的最大线性输入功率。其结果是，上述的化合物半导体芯片的尺寸能缩小成0.31×0.31mm2。
这里，在图15中示出了FET的栅极长度Lg为0.5微米时的栅极宽度Wg-插入损耗(Insertion Loss)的关系。
如果采用这样的结构，则如果将栅极宽度Wg从1000微米缩小到400微米，则插入损耗(Insertion Loss)从0.55dB到0.6dB，只有0.05dB就可以了。这是因为在2.4GHz的高频输入信号的情况下，与其认为FET的导通电阻、倒不如认为FET的栅极中引起的电容成分的影响大。因此，在2.4GHz以上的高频情况下，如果FET的电容成分比导通电阻对插入损耗(Insertion Loss)的影响大，则不如着眼于减少电容成分比减少导通电阻进行设计更好。即，需要变成与现有的设计完全相反的思维方式。
另一方面，图15(B)中示出了FET的栅极长度Lg为0.5微米时的栅极宽度Wg-隔离(Isolation)的关系。
在2.4GHz的输入信号时，如果栅极宽度Wg从从1000微米缩小到400微米，则能从14dB到20dB，改善6.0dB的隔离(Isolation)。即，可知隔离(Isolation)能依靠FET的寄生电容进行改善。
因此，从图15(A)可知，在2.4GHz以上的高频带中，如果考虑到只有插入损耗(Insertion Loss)的稍许恶化，则不如优先设计图15(B)所示的隔离(Isolation)的方法更能缩小化合物半导体芯片尺寸。即，如果2.4GHz的输入信号时栅极宽度在700微米以下，则能确保16.5dB以上的隔离(Isolation)，另外，如果栅极宽度在400微米以下，则能确保20dB以上的隔离(Isolation)。
这里，隔离(Isolation)是在开关电路装置的一方，例如在发送侧呈导通状态的情况下，存在通过接收侧(截止侧)的FET的漏电。所谓在400微米时隔离为20dB，是指在接收侧(截止侧)泄漏的功率为通过发送侧(导通侧)的功率的10-2倍、即1/100。这样，在现有的技术中，通过使FET1(FET2也一样)的栅极宽度在400微米以下，芯片的尺寸能缩小成3.1×3.1mm2。
另外，利用由具有不同的Idss的沟道区及不同的夹断电压的FET1及FET2构成的非对称型的电路，作为在蓝牙或无线LAN中使用的开关电路，能实现能输出20dBm的信号的开关电路。开关电路的最大线性输入功率在导通侧由Idss决定，在截止侧由夹断电压决定，所以在发送侧(导通侧)的FET中，由于输出最大线性输入功率，所以能获得必要的Idss。另外，由于能减小电阻，所以能抑制插入损耗(InsertionLoss)。
另一方面，在接收侧(截止侧)，通过降低夹断电压，使得夹断电压和加在其栅极肖特基结上的反向偏压的差(余裕部分)增大，相当于该差值部分的能承受的最大功率增加。就是说，采用非对称型的FET，在发送侧(导通侧)能输出最大线性输入功率，在接收侧(截止侧)能承受最大线性输入功率，所以该开关电路能输出最大线性输入功率。
具体地说，由于栅极宽度为400微米，在发送侧(导通侧)能获得0.09A的Idss，所以能输出在蓝牙或无线LAN等中有效使用的20dBm的必要的最大功率。另一方面，接收侧(截止侧)，夹断电压被设计成1.1V左右，如果使Ctrl端子的电压为3V，则根据最大功率的计算式，能承受19.5dBm、实际上有3dBm余裕，能承受22.5dBm的最大功率。就是说，现有的开关电路输出时能确保20dBm的最大线性输入功率。
可是，从图13可知，在现有的栅极宽度为400微米的开关电路中，最大线性输入功率为20dBm左右。在传输速率高的无线LAN等中使用的ISM频带通信中，该值对于对失真的要求电平严的用户来说，功率多少有些不足。另外，在发送侧(导通侧)由于芯片缩小，栅极宽度缩小，在此基础上最大线性输入功率增大，所以沟道区的截面积增大，Idss增大，这时的夹断电压变为2.2V。例如在控制端子上施加了3V的开关电路中，沟道正下方的电位为2.6V，如果夹断电压变得与沟道正下方的电位相等，则在开关电路中不消耗功率。就是说，控制此上的沟道形成条件，如果增加沟道区的截面积，则夹断电压也增大，所以利用该方法增大Idss、增加最大线性输入功率时有极限。本发明就是鉴于上述的各种情况而完成的，提供这样一种化合物半导体开关电路装置，即在沟道区表面上形成设有源极、栅极及漏极的第一及第二FET，将两个FET的源极或漏极作为公用输入端子，将两个FET的漏极或源极作为第一及第二输出端子，从连接在两个FET的栅极上的第一及第二控制端子施加控制信号，使某一FET导通，上述公用输入端子和上述第一及第二输出端子中的某一方形成信号路径，该化合物半导体开关电路装置的特征在于上述两个FET分别呈具有不同的栅极宽度的非对称型，设定上述的一个FET的栅极宽度比另一个的栅极宽度小，上述另一个FET的Idss比上述一个FET的Idss大，所以在2.4GHz以上的高频带中，省略分流FET，在确保规定的隔离(Isolation)的化合物半导体装置中，通过使成为发送侧(导通侧)的另一个FET的栅极宽度比400微米宽，增加Idss，实现能输入传输速率高的无线LAN中使用的22dBm的最大线性功率的开关电路装置。
这时，在发送侧(导通侧)FET中，由于只是Idss与最大线性输入功率有关，所以尽可能控制作为沟道区的离子注入条件的杂质浓度及加速电压，使Idss增加，而且通过使栅极宽度比接收侧(截止侧)的大，进一步增加Idss，增大最大线性输入功率。
同时，关于接收侧(截止侧)FET，能承受最大线性输入功率(不使信号泄漏)是重要的。就是说，如果不满足在发送侧(导通侧)FET中能输出最大线性功率的能力和在接收侧(截止侧)能承受该最大线性输入功率的能力两方中的任意一方，则结果作为开关电路不能输出最大线性功率。因此，后面将详细说明，在接收侧(截止侧)，降低夹断电压，保持承受最大线性输入功率的能力，作为传输速率高的无线LAN中采用的开关电路，实现22dBm的最大线性功率的输入。
另外，虽然通过使发送侧(导通侧)的栅极宽度为500微米，增加Idss，但通过在芯片内的配置方法上下工夫，能使现有的栅极宽度两方都归结到400微米的开关电路装置的芯片尺寸，所以既能是现有的芯片尺寸，又能增加最大线性输入功率。图1是说明本发明用的电路图。
图2是说明本发明用的平面图。
图3是说明本发明用的平面图。
图4是说明本发明用的特性曲线图。
图5是说明本发明用的剖面图。
图6是说明本发明用的特性曲线图。
图7是说明本发明用的特性曲线图。
图8是说明现有例用的(A)是剖面图，(B)是电路图。
图9是说明现有例用的等效电路图。
图10是说明现有例用的电路图。
图11是说明现有例用的平面图。
图12是说明现有例用的平面图。
图13是说明现有例用的特性曲线图。
图14是说明现有例用的剖面图。
图15是说明现有例用的特性曲线图。以下参照图1至图7说明本发明的实施例。
图1是表示本发明的化合物半导体开关电路装置的电路图。第一和第二FET1、FET2的源极(或漏极)连接在公用输入端子1N上，FET1及FET2的栅极分别通过电阻R1、R2连接在第一和第二控制端子Ctl-1、Ctl-2上，而且FET1及FET2的漏极(或源极)连接在第一和第二输出端子OUT1、OUT2上。加在第一和第二控制端子Ctl-1、Ctl-2上的控制信号是互补信号，施加了高电平信号一侧的FET导通，将加在公用输入端子IN上的输入信号传输给某一个输出端子。配置电阻R1、R2的目的在于防止高频信号通过栅极相对于成为交流接地的控制端于Ctl-1、Ctl-2的直流电位而漏出。
图1所示的电路的结构与图8(B)所示的使用GaAs FET的称为SPDT(Single Pole Double Throw，单刀双掷)的化合物半导体开关电路装置的原理性的电路大致相同。但很大的不同点在于第一，使成为发送侧(导通侧)的FET1的栅极宽度Wg1为500微米，将成为接收侧(截止侧)的FET2的栅极宽度Wg2设计为400微米以下。通过使栅极宽度Wg1为500微米，增加Idss，能提高在栅极宽度为400微米的情况下不足的最大线性输入功率。
另外，后面将详细说明，隔离是指在一个FET导通的情况下在截止侧的漏电，在发送侧呈导通状态的情况下，在接收侧(截止侧)由于栅极宽度为400微米，所以能确保与以往一样的隔离。另一方面，在发送侧呈截止状态时，由于发送侧的栅极宽度为500微米，所以隔离多少有些恶化。可是由于在发送侧截止的情况下，通过接收侧的功率在0dBm以下，非常微小，所以即使隔离多少有些恶化，作为泄漏的功率也非常微小，所以没有问题。
第二，作成两个FET的Idss或夹断电压不相同的电路。开关电路的最大线性输入功率在发送侧(导通侧)由Idss决定，在接收侧(截止侧)由夹断电压决定。就是说，为了获得所希望的最大线性输入功率，发送侧(导通侧)尽可能控制沟道区的离子注入条件，形成提高了Idss的沟道区，另外通过将栅极宽度从400微米扩大到500微米，作成能输入规定的最大线性功率的FET。
另一方面，在接收侧(截止侧)，即使花费必要的最大线性输入功率，信号也不泄漏，就是说需要作出承受最大线性输入功率的设计。后面将详细说明，如果降低夹断电压，则能提高FET可承受的最大线性输入功率，所以控制沟道区的离子注入条件，形成夹断电压低的沟道区。
这样，在本发明的实施例中，作为开关电路为了输入最大线性功率，所以使发送侧(导通侧)的栅极宽度比接收侧(截止侧)的大，任何FET都要控制沟道区的离子注入条件。一般说来，如果Idss增大，则夹断电压也增大，如果Idss变小，则夹断电压也变小，所以当然采用两个FET的特性互不相同的非对称型的电路。可是，在使用将信号路径固定在接收路径和发送路径上的开关电路的情况下，却没有任何问题，毋宁是极有效的电路。
图2表示将本发明的化合物半导体开关电路装置集成化了的化合物半导体开关电路装置的一例。
将进行开关的FET1及FET2配置在GaAs衬底的中央部，电阻R1、R2连接在各FET的栅极上。另外，对应于公用输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的焊接区设置在衬底的周边。另外，用虚线表示的第二层布线是形成各FET的栅极时同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第三层布线是进行各元件的连接及焊接区的形成的焊接区金属层(Ti/Pt/Au)30。在第一层衬底上进行欧姆接触的欧姆金属层(AuGe/Ni/Au)10用来形成各FET的源极、漏极及各电阻两端的引出电极，在图2中由于与焊接区金属层重叠，所以图中未示出。
由图2可知，结构部件只是与FET1、FET2、电阻R1、R2、公用输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，与图11所示的现有的化合物半导体开关电路装置相比，能用最少结构部件构成。
另外，使弯曲的电阻R1相邻的间隔狭窄到能确保20dB以上的隔离的极限间隔距离为止，将FET1的栅极、源极及漏极的一部分和全部电阻R1配置在与在FET1的周围配置的控制端子Ctl-1及输出端子OUT1对应的焊接区之间。与FET2比较可知，通过灵活使用电阻部分的空间，配置全部电阻R1和FET1的一部分，栅极宽度既是500微米，又能配置在与栅极宽度为400微米的FET2相同的面积上。就是说，当然能归结到与采用了现有的两个FET的栅极宽度都为400微米的FET的开关电路相同的芯片尺寸上。
图3中示出了将图2所示的FET部分放大了的平面图。在图3(A)中示出了FET1，在图3(B)中示出了FET2。用单点点划线包围的长方形区域是在GaAs衬底11上形成的沟道区12。从左侧延伸的呈梳齿状的两条第三层的焊接区金属层30是连接在出端子OUT1上的源极13(或漏极)，在它下面有用第一层欧姆金属层10形成的源极14(或漏极)。另外，从右侧延伸的呈梳齿状的两条第三层的焊接区金属层30是连接在公用输入端子IN上的漏极15(或源极)，在它下面有用第一层欧姆金属层10形成的漏极16(或源极)。这两个电极配置成梳齿咬合的形状，其中用第二层的栅极金属层20形成的栅极17呈梳齿状地配置在沟道区12上。另外，通过在电阻的配置方法上下工夫，既是具有栅极宽度为500微米和400微米的FET的开关电路，又能收容在FET的栅极宽度都为400微米时的尺寸大小的芯片上。
沟道区12虽然通过离子注入形成，但为了根据离子注入条件使FET呈截止状态，作为必要的电压的夹断电压发生变化。就是说，如果注入到沟道区的杂质离子的浓度高、或者离子注入的加速电压高，则夹断电压增高，如果杂质浓度低或加速电压低，则夹断电压变低。
另外，如果沟道区12的杂质浓度高、或者注入时的加速电压高(沟道区深)，则Idss增加。就是说，一般情况下，在夹断电压高的沟道区，Idss大，发送时呈导通状态的FET的必要的最大功率也增大。反之，在夹断电压低的沟道区，Idss小，但在该FET呈截止状态时能承受的必要的最大功率增大。
这里，图4中示出了具有成为本发明的发送侧(导通侧)的大的Idss的FET的栅极宽度、Idss和必要的最大功率(Pout-linear)的关系。
在本发明的实施例中通过使沟道区的杂质浓度呈高浓度，另外使栅极宽度为500微米来提高Idss。如图4所示，在栅极宽度为500微米的情况下能确保0.12A的Idss，实现能输入22dBm的最大线性功率的开关电路。
图5表示FET1及FET2的剖面结构。开关电路的最大线性输入功率在导通侧由Idss决定，在截止侧由夹断电压决定，所以在本发明的实施例中，为了提高成为发送侧(导通侧)的FET1的Idss，使沟道区的杂质浓度呈高浓度。可是，如果夹断电压达到栅极正下方的沟道电位(2.6V)，则不消耗功率。就是说，提高沟道区的杂质浓度、增加Idss也有极限，所以增大栅极宽度，当然会进一步提高Idss。
在成为接收侧(截止侧)的FET2中，为了降低夹断电压，用比发送侧低的浓度形成沟道区。这时，由于离子注入的加速电压对两个FET都相等地形成，所以实际的沟道深度虽然大致相等，但作为结果，FET1的Idss及夹断电压增大，在FET2中Idss及夹断电压变小，所以在图5中用沟道区的深度示意地表示该差异。
图5(A)表示FET1的剖面结构。在GaAs衬底11上设有n型的Idss大的沟道区12a、以及在其两侧形成源区18及漏区19的n+型高浓度区域。
FET1作为发送侧(导通侧)用，为了获得最大线性输入功率，应增加杂质浓度，形成Idss大的沟道区12a。具体地说，在剂量为4.6×1012cm-3、加速电压为70KeV的条件下，进行赋予n型的杂质(29Si+)的离子注入，在栅极形成之前不刻蚀栅极正下方的沟道区12a。因此，如图4所示，由于栅极宽度为500微米时获得了0.12A的Idss，所以能输入传输速率高的无线LAN等中使用的22dBm的最大线性功率。另外，其结果是，FET1的夹断电压变为2.2V。
在沟道区12a中设有栅极17，在高浓度区中设有由第一层的欧姆金属层10形成的漏极14及源极16。另外，如上所述，在其上面设有由第三层的焊接区金属层30形成的漏极13及源极15，进行各元件的布线等。
图5(B)表示FET2的剖面结构。在GaAs衬底11上设有n型的夹断电压小的沟道区12b、以及在其两侧形成源区18及漏区19的n+型高浓度区域。
具体地说，在剂量为3.4×1012cm-3、加速电压为70KeV的条件下，进行赋予n型的杂质(29Si+)的离子注入，在栅极形成之前不刻蚀栅极正下方的沟道区12b。因此，形成夹断电压为1.1V的沟道区12b，Idss为0.04A。
在开关电路中，如果不仅在发送侧(导通侧)没有可输入的能力，而且在接收侧(截止侧)没有能承受最大线性输入功率的能力，则信号泄漏，结果，电路的必要的最大功率下降。在接收侧(截止侧)能承受的最大线性输入功率与夹断电压有关，现将其关系式表示如下。
Pout-linear＝10log((Vmax2/8R)×1000)[dBm]例如，如果将控制信号3V加在发送侧(导通侧)的控制端子Ctl-1上，则作为固定电位部分减少0.4V，在接收侧(截止侧)FET的肖特基结上施加2.6V大小的反相偏压，耗尽层扩大。由于接收侧FET的夹断电压呈1.1V，所以通过对栅极正下方的沟道电位，施加1.1V的反相偏压以上的栅压，能夹断接收侧(截止侧)FET。因此，作为将接收侧(截止侧)FET夹断的电压，产生1.5(2.6-1.1)V的裕量，在接收侧(截止侧)FET上能承受将根据该裕量的大小从上式算出的功率作为最大的功率。
具体地说，由于裕量大小的1.5V是对应于Vmax/4的值，将Vmax＝1.5×4、R＝50Ω代入上式进行计算，其必要的最大功率为19.5dBm。
这里，计算的结果虽然是19.5dBm，但实际上由于根据上式有3dBm左右的裕量，所以如果将夹断电压设计为1.1V，则构成能承受22.5dBm的最大线性输入功率的FET。能通过开关电路的最大线性输入功率成为由发送侧(导通侧)FET的Idss决定的最大线性输入功率和由接收侧(截止侧)的夹断电压决定的最大线性输入功率两方中较小一方的最大线性输入功率，所以在本发明的实施例中，能确保22dBm。
在沟道区12b中设有栅极17，在高浓度区中设有由第一层的欧姆金属层10形成的漏极14及源极16。另外，如上所述，在其上面设有由第三层的焊接区金属层30形成的漏极13及源极15，进行各元件的布线等。
这样，通过在发送侧(导通侧)增大栅极宽度来增大Idss、在接收侧(截止侧)通过采用由减小了夹断电压的两个FET构成的非对称型的电路，能实现这样的开关电路即使使芯片尺寸缩小，在发送侧(导通侧)也能确保能在传输速率高的无线LAN中使用的22dBm的最大线性输入功率，而且在接收侧(截止侧)能承受与发送侧(导通侧)同等的最大线性输入功率。
这里，说明发送侧呈截止状态、接收侧呈导通状态的情况。如上所述，开关电路的必要的最大功率在导通侧由Idss决定，在截止侧由夹断电压决定。首先，在发送侧(截止侧)根据夹断电压2.2V，算出必要的最大功率为8.1dBm。其次，在接收侧(导通侧)Idss为0.04A，所以根据该值算出必要的最大功率为13.7dBm。对导通侧、截止侧的两个FET进行比较，由较小一方的必要的最大功率决定能通过开关电路的必要的最大功率，所以这时为8.1dBm。由于接收时必要的最大功率为0dBm以下，所以开关电路如果有能通过(承受)8.1dBm的能力就足够了。
为了形成这两个FET，在一方增大Idss，在另一方降低夹断电压，所以离子注入条件不同。因此，进行两次离子注入工序，除此以外用同一工序形成。另外，FET1及FET2的Idss及夹断电压只要非对称且能获得所希望的值即可，离子注入条件不限于上述的条件。
具体地说，在图2所示的表示实际图形的本发明的化合物半导体开关电路装置中，设计栅极长度Lg为0.5微米，栅极宽度分别为500、400微米，夹断电压分别为2.2V、1.1V。图6(A)中示出了在该电路装置中栅极宽度为500微米、输入信号为2.4GHz的栅极宽度Wg-插入损耗(Insertion Loss)的关系，图6(B)中示出了栅极宽度Wg-隔离(Isolation)的关系。
根据图6(A)，通过将发送侧FET的栅极宽度作成500微米，其插入损耗(Insertion Loss)为0.55dB，发送侧呈导通状态、接收侧呈截止状态时的隔离(Isolation)为20dB，发送侧呈截止状态、接收侧呈导通状态时的隔离为19dB。
隔离情况是在一个FET导通时在截止侧泄漏，在发送侧呈导通状态时，在成为接收侧(截止侧)的FET中栅极宽度为400，所以隔离为20dB。这意味着有通过发送侧(导通侧)的功率的10-2倍、即1/100的漏电。
另一方面，在发送侧呈截止状态时，由于发送侧FET的栅极长度为400微米至500微米，所以隔离多少有些恶化，泄漏的功率为19dB即通过接收侧的功率的10-1.9倍。可是，由于通过接收侧的功率本来在0dBm以下，非常微小，所以该程度的隔离恶化不会成为大问题。
本发明的特征在于第一，使开关电路的FET1的栅极宽度为500微米，使FET2的栅极宽度为400微米以下，另外，控制沟道形成条件，获得22dBm的最大线性输入功率。因此，能对生产销售现有的两个FET的栅极宽度为400微米的开关电路装置中功率不足、传输速率高的无线LAN产品的用户提供所希望的开关IC。
第二，如果采用本发明的实施例，则通过在电阻的配置方法上下工夫，能配置成与现有的栅极宽度分别使用400微米的FET的开关电路的芯片尺寸同样大小。即，在用单点点划线包围的长方形的沟道区12a上形成图2所示的FET1，在沟道区12b上形成FET2。以往由于在配置电阻R1的控制端子Ctl-1的焊接区和输出端子OUT1的焊接区之间有无用的空间，所以通过使弯曲的电阻R1相邻的距离缩小到能确保20dB以上的隔离的极限间隔距离，将FET1的梳齿的一部分配置在该部分上，能用与以往相同的芯片尺寸将一个栅极宽度扩大到500微米，具体地说，本发明的化合物半导体芯片尺寸能缩小为0.31×0.31mm2。
第三，作成由具有不同的Idss的沟道区及不同的夹断电压的FET1及FET2构成的非对称型的电路。开关电路的最大线性输入功率在导通侧由Idss决定，在截止侧由夹断电压决定，所以在发送侧(导通侧)的FET中由于输入最大线性功率，所以能获得必要的Idss。另外，由于降低了电阻，所以能抑制插入损耗(Insertion Loss)。另一方面，在接收侧(截止侧)通过降低夹断电压，栅极肖特基结的反相偏压和夹断电压的差(裕量部分)增大，相当于该差的大小的能承受的最大线性输入功率增大。就是说，采用非对称型的FET，在发送侧(导通侧)能输入能在传输速率高的无线LAN等中使用的规定的最大线性功率，在接收侧(截止侧)能承受该规定的最大线性输入功率。
具体地说，栅极宽度为500微米，在发送侧(导通侧)能获得0.12A的Idss，所以能输入能在传输速率高的无线LAN等中使用的22dBm的最大线性功率。另一方面，在接收侧(截止侧)，夹断电压设计成1.1V左右，如果使Ctrl端子的电压为3V，则根据最大线性输入功率的计算式，能承受19.5dBm、实际上有3dBm的裕量，所以能承受22.5dBm的最大线性输入功率。就是说，本发明的开关电路能确保22dBm的最大线性输入功率。
另外，如果是本发明的FET，则在发送侧呈截止状态、接收侧呈导通状态的情况下，开关电路的必要的最大功率为8.1dBm，所以能充分地接收0dBm以下的接收信号。
另外，如图6(A)所示，通过使栅极宽度为500微米，发送侧的插入损耗(Insertion Loss)能降低到0.6dB左右或0.55dB，发送侧呈导通状态、接收侧呈截止状态时的隔离为20dB，发送侧呈截止状态、接收侧呈导通状态时的的隔离为19dB。发送侧呈导通状态时隔离与以往相同，发送侧呈截止状态时隔离多少有些恶化，但由于这时通过接收侧的功率微小，所以没有大问题。另外，通过增加Idss，与以往相比能降低电阻，以往的比8Ω少一点的电阻变为6.6Ω左右。
另外，如图4所示，由于最大线性输入功率能确保22dBm，所以兼备芯片的缩小和能输出必要的最大功率的能力，能确保规定的隔离(Isolation)，另外，能实现抑制电阻值、降低插入损耗(InsertionLoss)的高性能的FET。
因此，作为使用传输速率高的2.4GHz频带ISMBand(IndustrialScientific and Medical frequency band，工业科学和医学频带)的频谱扩散通信应用领域中的RF开关，能有效地应用该特性。
另外，在本发明的化合物半导体开关电路装置中，谋求改善了数个电路特性。第一，表示开关中对高频输入功率的反射的电压驻波比VSWR(Voltage Standing-Wave Retio)实现了1.1～1.2。VSWR表示高频传输线路中的不连续部分发生的反射波和入射波之间产生的电压驻波的最大值和最小值之比，在理想状态下VSWR＝1意味着反射为0。在有分流FET的现有的化合物半导体开关电路装置中，VSWR＝1.4左右，在本发明中能大幅度改善电压驻波比。该理由的依据是在本发明的化合物半导体开关电路装置中，高频传输线路中只有开关用的FET1及FET2，电路简单，并且在器件方面只有尺寸极小的FET。
第二，表示输出信号相对于高频输入信号的失真程度的线性特性，在发送侧(导通侧)作为PIN1dB，实现了30dBm。图7中示出了输入输出功率的线性特性。在理想的情况下输入输出功率比为1，但由于有插入损耗(Insertion Loss)，所以减少了这一部分的输出功率。如果输入功率增大，则输出功率失真，所以相对于输入功率，输出功率在线性区域的插入损耗(Insertion Loss)下降正1dB的点表示为PIN1dB。在有分流FET的化合物半导体开关电路装置中，PIN1dB为26dBm，但在没有分流FET的本发明的化合物半导体开关电路装置中为30dBm，能谋求改善约4dB以上。其理由是在有分流FET的情况下，受到截止了的开关用的FET和分流用的FET的夹断电压的双重影响，与此不同，在没有分流FET的本发明的情况下，只受截止了的开关用的FET的影响。另外，在接收侧(导通侧)，虽然PIN1dB低于30dBm，但由于接收信号小，所以没有问题。如上所述，如果采用本发明，则能获得以下种种效果。
第一，着眼于在2.4GHz以上的高频带中省去分流FET、确保隔离(Isolation)的设计，用于开关的FET1及FET2的栅极宽度Wg分别设计成400微米以下、500微米。其结果是，能减小用于开关的FET1及FET2的尺寸，而且通过抑制电阻值，与以往相比能降低插入损耗(Insertion Loss)，取得能确保隔离(Isolation)的优点。
第二，本发明的化合物半导体开关电路通过使FET1及FET2成为具有不同的Idss及夹断电压的非对称型，在FET1中能确保最大线性输入功率为22dBm，在FET2中能承受22.5dBm大小的功率，所以不仅栅极宽度Wg分别为400微米、500微米，而且具有能输入22dBm大小的最大线性功率的优点。
第三，在本发明的化合物半导体开关电路装置中，由于能设计成省去分流FET，所以结构部件只是与FET1、FET2、电阻R1、R2、公用输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2对应的焊接区，与现有的化合物半导体开关电路装置相比，具有能用最小结构部件构成的优点。
第四，如上所述，通过构成最小结构部件，而且缩小弯曲的电阻的相邻距离，将FET的梳齿的一部分配置在该部分上，能将与以往相同的芯片尺寸的一个栅极宽度扩大到500微米。即具体地说，本发明的化合物半导体芯片尺寸能收容在0.31×0.31mm2内，能用与采用了栅极宽度为400微米的FET的开关电路相同的芯片尺寸实现各个栅极宽度，所以能大幅度地提高与硅半导体芯片的价格的竞争力。因此，能安装在比以往的小型封装(MCP6大小为2.1mm×2.0mm×0.9mm)更小的小型封装(SMCP6大小为1.6mm×1.6mm×0.75mm)中。
第五，与以往相比能降低插入损耗(Insertion Loss)，所以即使省去分流FET，也能进行获得隔离(Isolation)的设计。例如，在3GHz的输入信号下，即使栅极宽度为300微米，在没有分流FET的情况下也能充分地确保隔离(Isolation)。
第六，在本发明的化合物半导体开关电路装置中，表示开关中对高频输入功率的反射的电压驻波比VSWR(Voltage Standing-WaveRetio)能实现为1.1～1.2，能提供反射少的开关。
第七，在本发明的化合物半导体开关电路装置中，能将表示输出信号相对于高频输入信号的失真程度的线性特性PIN1dB提高到30dBm，能大幅度地改善开关的线性特性。
权利要求
1.一种化合物半导体开关电路装置，该装置在沟道区表面上形成设有源极、栅极及漏极的第一及第二FET，将两个FET的源极或漏极作为公用输入端子，将两个FET的漏极或源极作为第一及第二输出端子，从连接在两个FET的栅极上的第一及第二控制端子施加控制信号，使某一FET导通，上述公用输入端子和上述第一及第二输出端子中的某一方形成信号路径，该化合物半导体开关电路装置的特征在于上述两个FET分别形成为具有不同的栅极宽度的非对称型，设定上述的一个FET的栅极宽度比另一个的栅极宽度小，上述另一个FET的Idss比上述一个FET的Idss大。
2.一种化合物半导体开关电路装置，该装置在沟道区表面上形成设有源极、栅极及漏极的第一及第二FET，将两个FET的源极或漏极作为公用输入端子，将两个FET的漏极或源极作为第一及第二输出端子，从连接在两个FET的栅极上的第一及第二控制端子施加控制信号，使某一FET导通，上述公用输入端子和上述第一及第二输出端子中的某一方形成信号路径，该化合物半导体开关电路装置的特征在于使上述的一个FET的栅极宽度在400微米以下，使另一个FET的栅极宽度比400微米大，而且使上述的一个FET的Idss比另一个FET的Idss小。
3.如权利要求1或2所述的化合物半导体开关电路装置，其特征在于上述两个FET由与上述沟道区进行肖特基接触的栅极、与上述沟道区进行欧姆接触的源极及漏极构成。
4.一种化合物半导体开关电路装置，该装置形成与沟道区表面进行肖特基接触的栅极、以及与上述沟道区进行欧姆接触的源极及漏极的第一及第二FET，将两个FET的源极或漏极作为公用输入端子，将两个FET的漏极或源极作为第一及第二输出端子，从连接在两个FET的栅极上的第一及第二控制端子施加控制信号，使某一FET导通，上述公用输入端子和上述第一及第二输出端子中的某一方形成信号路径，该化合物半导体开关电路装置的特征在于使上述的一个FET的栅极宽度在400微米以下，使另一个FET的栅极宽度比400微米大，而且使一个FET的Idss比另一个FET的Idss小，使上述的一个FET的夹断电压比上述另一个FET的夹断电压小。
5.如权利要求4所述的化合物半导体开关电路装置，其特征在于控制上述另一个FET的沟道区的离子注入条件，而且增大栅极宽度，以增加Idss，获得规定的最大线性输入功率。
6.如权利要求4所述的化合物半导体开关电路装置，其特征在于使规定的最大线性输入功率通过上述Idss大的FET时，上述夹断电压低的FET通过增大夹断电压和加在其栅极肖特基结上的反相偏压之差，承受上述规定的最大线性输入功率。
7.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于在上述信号路径的接收侧使用上述一个FET，在上述信号路径的发送侧使用上述另一个FET。
8.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于将连接上述栅极宽度大的FET的栅极及第一控制端子的全部连接装置、以及将上述栅极宽度大的FET的一部分配置在上述栅极宽度大的FET的周围所配置的上述第一控制端子及与上述第一输出端子对应的焊接区之间。
9.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于22dBm大小的最大线性功率能输入到上述栅极宽度大的FET中。
10.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于上述两个FET分别有不同的杂质浓度的沟道区。
11.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于上述两个FET分别有深度不同的沟道区。
12.如权利要求1或2或4所述的化合物半导体开关电路装置，其特征在于作为半隔离性衬底使用GaAs衬底，在其表面上形成上述沟道区。
全文摘要
本发明的课题是作成一种使利用2.4GHz以上的高频带的发送侧FET及接收侧FET具有不同的杂质浓度的沟道区的非对称型的电路。为此,将栅极宽度减小到400微米以减小栅极的电容成分,在两个信号路径之间获得规定的隔离,而且能实现输出所希望的最大线性功率的电路。可是,对失真严格的用户要求来说,功率不足,只控制沟道形成条件,Idss的增加有限。解决方法是:使一个栅极宽度为500微米,并且控制沟道形成条件,从而确保Idss,并确保最大线性输入功率。
文档编号H01L29/812GK1388585SQ0212008
公开日2003年1月1日 申请日期2002年5月24日 优先权日2001年5月25日
发明者浅野哲郎, 平井利和, 榊原干人 申请人:三洋电机株式会社