专利名称：多位元垂直存储单元及其制造方法
技术领域：
本发明是有关于一种垂直式存储单元，特别是有关于一种可储存至少二位以上的多位元垂直存储单元以及其制造方法。
背景技术：
在半导体存储器组件中，当电源关闭后仍保存数据者，称之为“非挥发性存储器(nonvolatile memory，NVM)”，例如电子式可抹除程序化只读存储器(EEPROM)等。其中，习知的闪存在进行程序化步骤时，热载子(hotelectrons)会注入浮动闸极并均匀分布于整个浮动闸极中。然而，在重复写入、读出及抹除步骤后，位于浮动闸极下方的通道氧化层(tunneloxide layer)会因为热载子多次的穿透次数而损坏，使浮动闸极所储存的载子容易遗漏(leak out)，而导致存储装置的可靠度下降。
为了防止EEPROM的漏电流及其它的问题，一种氮化物只读存储器(nitride ROM，NROM)的结构被提出。当NROM的控制闸极及源汲极区分别被施以偏压以进行程序化时，热载子会在接近汲极区侧的通道产生，并注入电荷陷阱层(charge trapping layer)也就是氮化层中，这些注入的载子将会局部性地储存于此电荷陷阱层中，而不会均匀地分布。因为这些局部性储存的区域相当小，所以信道氧化层会损坏的区域也受到限制，并使存储装置的漏电流降低。
请参考图1，图1是显示习知的形成氮化物只读存储单元的切面示意图。
此存储单元包含一硅半导体基底100，其具有可作为源汲极区的两分离的位元线102，两位元线绝缘层104是各设置于两位元线102的上方，且一ONO层112是设置于两位元线102之间的半导体基底100上方。此ONO层112是由一底层氧化硅层106、一氮化硅层108、及一上层氧化硅层110依序堆栈而成。一闸极导电层(字符线)114是设置于位元线绝缘层104及ONO层112上方。
在ONO层112中的氮化硅层112具有两电荷储存区107、109，用以在存储单元程序化期间来储存电荷，其邻近于位元线102。当程序化左边的位元即电荷储存区107时，左边的位元线102是作为汲极并接收一高程序化电压，同时，右边的位元线102是作为源极并接地。
同理，当程序化右边的位元即电荷储存区109时，右边的位元线102是作为汲极并接收一高程序化电压，同时，左边的位元线102是作为源极并接地。再者，当读取左边的位元(电荷储存区107)时，左边的位元线102作为源极且右边的位元线102是作为汲极。同理，当读取右边的位元(电荷储存区109)时，右边的位元线102作为源极且左边的位元线102是作为汲极。另外，进行抹除时，其源汲极的相对位置与进行程序化时相同。
为了增加存储单元密度以提升集成电路的积集度，主要是借由缩小位元线的面积或ONO层的宽度以降低两字符线的间距的方法。然而，在缩小位元线的面积时，位元线的电阻值会被提高而造成存储装置的操作速度降低；另一方面，若缩小ONO层的宽度，则容易在程序化、抹除或读取期间发生存储单元中两电荷储存区相互干扰(cell disturbanee)的情形。特别是当ONO层的宽度小于10奈米(nm)时。因此，存储单元密度会因上述原因而受限，而无法增加集成电路的积集度。
发明内容
本发明的目的在于提供一种形成垂直式的存储单元的方法，并且此垂直式存储单元可储存至少二位的数据。
根据上述目的，本发明提供一种多位元垂直存储单元的制造方法，包括下列步骤提供一半导体基底，半导体基底具有至少一沟槽；于邻近半导体基底表面及沟槽底部的半导体基底中各形成一掺杂区以作为位元线；于每一掺杂区上方各形成一位元线绝缘层；于沟槽的侧壁及位元线绝缘层表面顺应性形成一富含硅绝缘层以局部储存电荷；及于绝缘层上方形成一导电层并填入沟槽。
本发明的另一目的在于提供一种可储存多位元数据的垂直式存储单元。
根据上述目的，本发明提供一种多位元垂直存储单元，包括一半导体基底，半导体基底具有至少一沟槽；复数位元线，分别形成于邻近半导体基底表面的半导体基底及沟槽底部中；复数位元线绝缘层，设置于每一位元线上方；一富含硅氧化层，用以局部储存电荷，顺应性地设置于沟槽侧壁及位元线绝缘层表面；及一字符线，设置于富含硅氧化层上方并填入沟槽。
图1是显示习知的形成氮化物只读存储单元的切面示意图；图2a至图2g是显示本发明的形成多位元垂直存储单元的切面示意图；图3是一存储数组的俯视图；图4a及图4b分别绘示出根据对本发明实施例的多位元垂直存储单元进行程序化步骤的示意图。
符号说明100～半导体基底
102～位元线104～位元线绝缘层106、110～氧化硅层107、109～电荷储存区108～氮化硅层112～ONO层114～字符线B1～第一位元B2～第二位元200～半导体基底202～垫氧化硅层204、211～氮化硅层205～罩幕层206～光阻层207～开口208～沟槽210～氧化硅层212～间隙壁214～位元线216～位元线绝缘层218～闸极介电层220～富含硅氧化层222～闸极介电层223～堆栈层224～导电层226～氧化层
228～硼磷硅玻璃层230～硅酸四乙酯氧化层232～字符线接触234、236～位元线接触具体实施方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下请参考图2a至图2g，图2a至图2g是显示本发明的形成多位元垂直存储单元的切面示意图。
同时请参考图3，图3是一存储数组的俯视图，图2a至图2g是显示图3的AA’切面与BB’切面图。
首先，请参考图2a，提供一半导体基底200，例如一硅晶圆。在半导体基底200表面上形成一罩幕层205，其可为单层结构或数层的堆栈结构。如图中所示，罩幕层205较佳是由一层垫氧化硅层202与一层较厚的氮化硅层204所组成。其中，垫氧化硅层202可由热氧化法或是以习知的常压(atmospheric)或低压化学气相沉积法(low pressure chemicalvapor deposition，LPCVD)沉积而成。在垫氧化硅层202的上的氮化硅层204可利用低压化学气相沉积法，以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。接着，在罩幕层205表面上形成一层光阻层206。之后，借由习知微影制程于光阻层206中形成复数开口207。
接下来，请参考图2b，借由具有开口207的光阻层206作为蚀刻罩幕，对罩幕层205进行非等向性蚀刻制程，例如反应离子蚀刻(reactiveion etching，RIE)或电浆蚀刻(plasma etching)，以将光阻层206的开口207图案转移至罩幕层205中。
接着，以适当蚀刻溶液或灰化处理来去除光阻层206之后，借由罩幕层205作为蚀刻罩幕，进行非等向性蚀刻制程，例如反应离子蚀刻或电浆蚀刻，以将罩幕层205的开口下方的半导体基底200蚀刻至一预定深度而形成深度约为1400～1600的复数沟槽208。
接下来，请参考图2c，将罩幕层205剥除。其中，剥除氮化硅层204的方法为湿式蚀刻法，例如是以热磷酸(H3PO4)为蚀刻液来浸泡而将其去除，剥除垫氧化硅层202的方法为湿式蚀刻法，其例如是以氢氟酸(HF)为蚀刻液来浸泡。之后，借由CVD法在半导体基底200上方及沟槽208表面顺应性形成一氧化硅层210，其厚度约100左右。接着，在氧化硅层210上方顺应性沉积一氮化硅层211。同样地，氮化硅层211可利用低压化学气相沉积法，以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。
接下来，请参考图2d，非等向性蚀刻氮化硅层211，例如反应性离子蚀刻或电浆蚀刻，以在每一沟槽208的侧壁上形成一间隙壁212。之后，利用间隙壁212作为罩幕而在沟槽208的底部及半导体基底200表面实施一离子植入，例如使用磷离子，借以在沟槽208底部及邻近半导体基底200表面处的半导体基底200中各形成掺杂区214，以作为位元线。
接着，请参考图2e，借由热氧化法或其它沉积技术在每一掺杂区214上方形成位元线绝缘层216，例如氧化硅层。位元线绝缘层216通常非常厚，用以降低位元线与字符线间所形成的电容值。在本实施例中，位元线绝缘层216的厚度约在300至2000的范围。之后，借由湿蚀刻依序去除间隙壁212及氧化硅层210。
接下来，进行本发明的一特征步骤。
请参考图2f，在沟槽208侧壁及位元线绝缘层216表面依序顺应性形成一闸极介电层218、一富含硅氧化层(silicon rich oxide)220、及一闸极介电层222，三者并共同形成一堆栈层223。富含硅氧化层220作为局部储存电荷之用，其功能与习知的浮动闸极相似，厚度约为50至110左右，可由化学气相沉积(chemical vapor deposition)法形成。闸极介电层218、222的厚度分别约为50左右，可借由热氧化(thermaloxidation)法形成。如先前所述，此富含硅氧化层220是在存储单元进行程序化期间作为储存电荷之用，因此电荷储存区将会位于沟槽208侧壁上的富含硅氧化层220中，并且会邻近于沟槽208上方或底部的掺杂区214。而不同于习知技术之处在于本发明是以沟槽208侧壁的半导体基底200作为存储单元的信道。亦即，根据本发明的多位元垂直存储单元的制造方法，可形成一垂直式通道，而不同于习知技术中的水平式通道。
请参考图2f，于堆栈层223上方形成一导电层224，例如是多晶硅层，导电层224会填满沟槽208。在本实施例中，导电层224的厚度约为1500到2000左右，可借由化学气相沉积法形成。之后，可借由化学机械研磨法(chemical mechanic polishing，CMP)对导电层224进行平坦化。
接着，在导电层224上涂覆一具有字符线图案的光阻层(未显示)，并借由习知微影及蚀刻程序以定义出由导电层224所构成的字符线，如图2f(a)所示；而部分的导电层会被去除至露出堆栈层223，如图2f(b)所示。
请参考图2g，后续可于形成有作为字符线的导电层224及堆栈层223上形成氧化层226、硼磷硅玻璃(BPSG)层228及硅酸四乙酯(TEOS)氧化层230来作为金属层间介电层，再依序利用图案化的光阻层于金属层间介电层的对应位置形成字符线接触窗及位元线接触窗，接着再于接触窗中填入钨金属层后，即分别完成字符线接触232及位元线接触234、236。字符线接触232与用以作为字符线的导电层224相连；而位元线接触234、236则分别与掺杂区214相连，且位元线接触234、236交错设置以避免发生短路的情况。
请参考图4a及图4b，图4a及图4b分别绘示出根据对本发明实施例的多位元垂直存储单元进行程序化步骤的示意图。
此存储单元包含一具有复数沟槽208的半导体基底200，及形成于邻近半导体基底200表面及沟槽208底部的半导体基底200中的复数位元线214。在本实施例中，位元线214分别形成于半导体基底200的顶部及沟槽的底部，主要是借由磷离子植入所形成；位元线绝缘层216是设置于每一位元线214上方，其厚度约为300至2000左右；一闸极介电层218、一富含硅氧化层220及一闸极介电层222共同形成的堆栈层223，顺应性地设置于沟槽208侧壁及位元线绝缘层216表面上，富含硅氧化层220用以作为电荷储存区。
请参考图4a，当要对形成于接近沟槽顶部的第一位B1进行程序化步骤时，沟槽底部的位元线214作为源极，沟槽顶部的位元线214作为汲极，接着再施加适当的偏压，电子即会依据箭头行进的方向注入第一位元B1，并且因为作为电荷储存区的富含硅氧化层220是一含有大量硅的氧化层的缘故，电子会被局部储存于该位置而不会均匀分部于整个富含硅氧化层220当中。
请参考图4b，当要对形成于接近沟槽底部的第二位元B2进行程序化步骤时，沟槽顶部的位元线214作为源极，沟槽底部的位元线214作为汲极，接着再施加适当的偏压，电子即会依据箭头行进的方向注入第二位元B2，并且因为作为电荷储存区的富含硅氧化层220是一含有大量硅的氧化层的缘故，电子会被局部储存于该位置而不会均匀分部于整个富含硅氧化层220当中。如此一来，即可利用本发明所提供的垂直存储单元达到储存多位元数据的目的。
相较于习知技术，本发明的多位元垂直存储单元具有一垂直式信道，其可调整出适当的信道长度来防止发生存储单元干扰，如先前所述。亦即，通道的长度是取决于沟槽的深度。只要沟槽的深度够深，就可避免存储单元干扰的情形。再者，由于垂直存储单元的信道位于沟槽侧壁的半导体基底中，因此整个半导体基底平面可供离子植入来形成位元线之用。亦即，可增加位元线的面积而减少其电阻，借以增加垂直存储单元的操作速度。同时，本发明所提供的利用富含硅氧化层来作为电荷储存区的方法，可有效局部储存电子不使其均匀分布，因此可进行多位元数据的储存，有效增加存储单元的密度。
权利要求
1.一种多位元垂直存储单元的制造方法，包括下列步骤提供一半导体基底，该半导体基底具有至少一沟槽；于邻近该半导体基底表面及该沟槽底部的该半导体基底中各形成一掺杂区以作为位元线；于每一该掺杂区上方各形成一位元线绝缘层；于该沟槽的侧壁及该位元线绝缘层表面顺应性形成一富含硅绝缘层以局部储存电荷；及于该富含硅绝缘层上方形成一导电层并填入该沟槽。
2.根据权利要求1所述的多位元垂直存储单元的制造方法，其中形成该掺杂区更包括下列步骤在该沟槽侧壁形成一间隙壁；利用该间隙壁作为一罩幕而对该半导体基底实施一离子植入程序；及去除该间隙壁。
3.根据权利要求2所述的多位元垂直存储单元的制造方法，其中该间隙壁是由氮化硅所构成。
4.根据权利要求2所述的多位元垂直存储单元的制造方法，其中借由磷离子执行该离子植入程序。
5.根据权利要求1所述的多位元垂直存储单元的制造方法，其中借由热氧化法形成该位元线绝缘层。
6.根据权利要求1所述的多位元垂直存储单元的制造方法，其中该位元线绝缘层的厚度为300至2000。
7.根据权利要求1所述的多位元垂直存储单元的制造方法，其中该富含硅绝缘层为富含硅氧化层。
8.根据权利要求1所述的多位元垂直存储单元的制造方法，其中该氧化层的厚度为50至110。
9.根据权利要求1所述的多位元垂直存储单元的制造方法，其中该氧化层与该沟槽间更包括一闸极介电层。
10.根据权利要求9所述的多位元垂直存储单元的制造方法，其中该闸极介电层为闸极氧化层。
11.根据权利要求9所述的多位元垂直存储单元的制造方法，其中该闸极介电层的厚度为50。
12.根据权利要求1所述的多位元垂直存储单元的制造方法，其中该导电层是一多晶硅层。
13.一种多位元垂直存储单元，其特征在于所述存储单元包括一半导体基底，该半导体基底具有至少一沟槽；复数位元线，分别形成于邻近该半导体基底表面的该半导体基底及该沟槽底部中；复数位元线绝缘层，设置于每一该位元线上方；一富含硅氧化层，用以局部储存电荷，顺应性地设置于该沟槽侧壁及该位元线绝缘层表面；及一字符线，设置于该富含硅氧化层上方并填入该沟槽。
14.根据权利要求13所述的多位元垂直存储单元，其特征在于该位元线为磷离子植入区。
15.根据权利要求13所述的多位元垂直存储单元，其特征在于该位元线绝缘层的厚度为300至2000。
16.根据权利要求13所述的多位元垂直存储单元，其特征在于该位元线绝缘层为氧化层。
17.根据权利要求13所述的多位元垂直存储单元，其特征在于该富含硅氧化层的厚度为50至110。
18.根据权利要求13所述的多位元垂直存储单元，其特征在于该富含硅氧化层与该沟槽间更包括一闸极介电层。
19.根据权利要求18所述的多位元垂直存储单元，其特征在于该闸极介电层的厚度为50。
20.根据权利要求13所述的多位元垂直存储单元，其特征在于该字符线为多晶硅层。
全文摘要
本发明提供一种多位元垂直存储单元及其制造方法，此多位元垂直存储单元包括一半导体基底，半导体基底具有至少一沟槽；复数位元线，分别形成于邻近半导体基底表面的半导体基底及沟槽底部中；复数位元线绝缘层，设置于每一位元线上方；一富含硅氧化层，用以局部储存电荷，顺应性地设置于沟槽侧壁及位元线绝缘层表面；及一字符线，设置于富含硅氧化层上方并填入沟槽。
文档编号H01L21/822GK1585111SQ03155808
公开日2005年2月23日 申请日期2003年8月22日 优先权日2003年8月22日
发明者萧清南, 赖朝松, 黄永孟 申请人:南亚科技股份有限公司