专利名称：一种基于cmos工艺的承载大电流的二极管版图结构的制作方法
技术领域：
本实用新型涉及在P型衬底的CMOS工艺下的特殊二极管的工艺版图结构。
背景技术：
目前，在P型衬底的CMOS工艺版图制作过程中，均是利用P+注入作为正极，NWELL注入作为负极的方法，产生二极管图形。但是在实际实现的过程中，都会有寄生的纵向PNP三极管产生，剖面图如图1所示。由于设计要求承载比较大的电流，因此二极管(三极管)的面积比较大，在有大电流流过二极管(三极管)的时候，由于三极管处于线性区，所以会有很大一部分电流流到P型衬底，因而很大一块P型衬底的电位就被抬升了，这样就容易产生Latch-up效应，芯片发生Latch-up的剖面图及等效线路图如图2所示。
在CMOS工艺中发生Latch-up效应的起因是由于在NWELL里形成寄生纵向PNP(Q2)和在衬底形成寄生横向NPN(Q1)，这两个晶体管结成一对，反向偏置的NWELL、P型衬底是两个晶体管的集电极。在有大电流流入衬底的情况下，等效电阻R1上的电压增大，会使寄生横向NPN(Q1)进入线性区，在有大电流流过寄生横向NPN(Q1)的同时，增大等效电阻R2上的电压，继续增大寄生纵向PNP(Q2)上流过的电流。在这种正反馈的情况下，使电源和地之间有非常大的电流流过，影响芯片的正常工作。
发明内容
本实用新型的目的是设计出一种承载大电流且无Latch-up效应的二极管版图结构。
根据Latch-up发生的条件，为防止二极管发生Latch-up效应，就是要减少等效电阻R1、R2的电压大小，同时减小两个寄生NPN、PNP管的电流放大系数β。但是，由于工艺上掺杂浓度和注入深度都已固定，寄生纵向PNP管的β难以进行更改。因此，本实用新型在现有的二极管版图结构上，将正极P+注入位置与负极N+注入位置互换，即是二极管的正极P+注入环绕在NWELL注入的边缘，负极N+注入在NWELL注入的内部。这种有效的调整主要针对如何减小寄生PNP管的影响、如何减小等效电阻R1、R2的电压，并增大NWELL与临近N型注入的距离来减小横向NPN管的β。本实用新型的具体剖面图如图3，版图俯视图如图4，整个版图中心对称。
本实用新型采用比较宽的P+注入环绕整个器件。这种结构不仅可以增大NWELL注入与其它N型注入的距离，来减小横向NPN管的β，还可以吸收流向衬底的电流，减小等效电阻R1上的电压降，正极P+注入二极管外的宽度在30μm-40μm范围内，二极管内的宽度是1.0-5.0μm，负极N+注入的宽度是1.0-5.0μm。以此来防止发生Latch-up效应。
从图3中可以看到，二极管传输的电流主要是通过正极P+注入的侧壁，而被负极N+注入的侧壁吸收，传输的电流密度也由侧壁的面积大小来决定，因此二极管工作主要是横向效应，其周长是有效的物理尺寸；而寄生PNP管主要是纵向效应，底面面积越大寄生效应越大。而二极管横向效应是期望的，纵向寄生效应是不期望的，因此，为了减少寄生PNP管的影响，就是要在物理结构上提高有效周长面积比，本实用新型二极管版图的周长面积比是0.1-0.8。通过把二极管的正极P+注入环绕在NWELL注入的边缘，负极N+注入在NWELL注入的内部。P+注入如此围绕的版图设计结构大大提高了在相同面积下周长面积比，同时也减小了等效电阻R2上的电压降，防止反馈的发生，很大程度上防止了Latch-up效应的发生。
根据电路设计要求，在保证安全的电流密度下，整个版图呈细长型，提高了整个器件的周长面积比。利用本实用新型版图结构制成的二极管，能有效地防止大电流情况下Latch-up效应问题。
图1是现有二极管剖面图及寄生三极管图。
图2是Latch-up效应剖面图及等效线路图。
图3是本实用新型二极管的剖面图。
图4是本实用新型二极管的版图。
具体实施方式
在CMOS工艺中制此种二极管版图，制备时使二极管的周长是3000μm，底面面积是6000μm2，把二极管的正极P+环绕在NWELL注入的边缘，宽度是3μm，负极N+注入在NWELL注入的内部，中心对称，即可作为工艺版图制得承载大电流的无Latch-up效应发生的二极管。
同上所述，可制得周长面积比是0.1、0.8，正极P+注入，负极N+注入，宽度均是1μm、5μm的CMOS工艺版图。
权利要求1.一种基于CMOS工艺的承载大电流的二极管版图结构，其特征是在现有的二极管版图结构上，正极P+注入位置与负极N+注入位置互换，即二极管的正极P+注入是在NWELL注入的边缘，负极N+注入在NWELL注入的内部。
2.根据权利要求1所述的基于CMOS工艺的承载大电流的二极管版图结构，其特征是正极P+注入的宽度二极管外是30-40μm，二极管内是1.0-5.0μm，负极N+注入的宽度是1.0-5.0μm。
3.根据权利要求1所述的基于CMOS工艺的承载大电流的二极管版图结构，其特征是二极管版图的周长面积比是0.1-0.8。
专利摘要本实用新型是一种基于CMOS工艺的承载大电流的二极管版图结构。现有技术的二极管版图结构在CMOS工艺中发生Latch－up效应，尤其在承载大电流时。本实用新型中所描述的版图结构针对Latch－up效应发生的条件，通过扩大环绕整个器件的P+保护环的宽度，把二极管的正极P+注入环绕在NWELL注入的边缘，负极N+注入在NEWLL注入的内部，大大提高了在相同面积下周长面积比，有效的防止在大电流情况下Latch－up效应的发生。
文档编号H01L21/70GK2631037SQ0323039
公开日2004年8月4日 申请日期2003年4月16日 优先权日2003年4月16日
发明者宋浩然 申请人:上海复旦微电子股份有限公司