专利名称：包括金属网结构的半导体集成电路的制作方法
技术领域：
本发明涉及半导体集成电路，尤其涉及半导体集成电路内的屏蔽结构和金属化层。
背景技术：
使用包括各种具体处理步骤的复杂工艺来制造集成电路(ICs)。典型的，例如，组成IC的固态设备在半导体材料的表面上(或衬底)成形，所述半导体材料例如是硅。尽管硅已经是最广泛使用的半导体材料，其它材料，如砷化镓(GaAs)和锗化硅(SiGe)，对于某些包括模拟和专用集成电路的应用也变得普遍。一旦设备成形，单独的元件被互连。所述设备通常由铝、铜、钨或一些其它导电材料制成的金属线或导线互连。金属线通常由晶片整个表面之上的沉积金属层制造，然后精确地蚀刻掉除了那些定义金属线之外的区域。由于设备的高密度，多数现代IC包括多个金属层，其可以由层间电介质(ILD)隔离。
模拟电路和尤其高频模拟电路易受噪声影响。当被放在噪声环境中时，这些电路的操作可能受到不利的影响。尤其对于模拟和混合信号集成电路是这样。混合信号IC可以包括所有模拟和数字电路，其在相同的半导体衬底上制造。一个电路产生的噪声和寄生信号可以不利地影响其它电路的操作。例如，数字电路可以产生开关噪声，其可能有害地影响附近的或另外耦合到该数字电路的模拟电路的操作。
在一些IC设计中，从电容耦合的观点可能因而希望相互屏蔽信号。这通常通过在信号区域之间引入金属线和/或金属平面来实现。尽管在一些IC设计中这种方法起足够作用，但在设计中需要许多重要信号的屏蔽，大量金属平面屏蔽的使用导致非常高的金属密度。不幸的是，许多制造技术在高金属密度上施加很大的限制，以避免凹陷和其它制造问题。
此外，尽管从传导的观点在许多IC设计中信号的屏蔽通常是不被考虑的，在千兆赫兹频率以及具有厚的金属，通过连续的金属平面可以达到合理的磁场衰减。但是，如上所述，由于制造性问题在许多制造技术中连续的金属平面通常是不允许的(或不赞成的)。
精确匹配一个IC中不同元件的特性有时也是必需的。例如，可能希望精确匹配一个IC中成形的不同电容的电特性(例如，电容值)。依靠电容的类型和特定制造工艺，传统微调技术可能是不可行的或不希望的。用于实现匹配的另一个方法包括使用连续的金属平面屏蔽以为电容创造匹配的环境。但是，如上所述，除了与连续的金属平面屏蔽的高金属密度相关的制造性问题外，凹陷的可能性也可能阻碍创造匹配环境的能力。
最后，在IC设计中由于制造能力原因有时也希望确保好的平面化和一致的金属均匀性。通常，目标是以均匀方式增加金属密度到大于20％但低于大约70％或80％。填充程序通常用于在认为需要的任何地方增加金属假填充结构。但是，在一些如模拟设计的设计中，由于它们可能有害地影响性能，所述假金属填充结构不是所希望的。
因此期望提供一种集成电路结构，能够提供合适的电容屏蔽、合适的电感屏蔽和/或期望的金属均匀性或增加的金属密度，而没有与连续金属面相关的制造问题。
发明内容
公开了在集成电路中使用的金属网结构的各种实施例。在一个实施例中，半导体集成电路包括第一区域、第二区域、和在第一和第二区域之间插入的金属网层。
在一个具体实施例中，例如，第一区域可以包括具有一个或多个有源半导体设备的设备层。第二区域可以包括包含有电路线的金属化层。可以在另一个金属化层的至少一部分上实现所述金属网层。
在另一个实施例中，半导体集成电路包括第一区域、第二区域和位于第一区域和第二区域之间的屏蔽。该屏蔽可以由包括基本均匀间隔开口图案的第一金属层形成。
在各种实施例中，可以在集成电路内利用金属网结构来提供合适的电容屏蔽、合适的电感屏蔽和/或期望的金属均匀性。
图1是包括各种示例层的集成电路模片一部分的截面透视图。
图2是包括金属屏蔽的集成电路模片一部分的截面透视图。
图3是在图2示出的金属网的一部分的实施例的俯视图。
图4A是一个实施例中包括一对金属网的一对匹配的金属-绝缘体-金属电容的截面透视图。
图4B是图4A中的每个金属-绝缘体-金属电容的俯视图。
图5是示出了图2的集成电路模片的另一个实施例的进一步细节的截面透视图。
图6A是网结构的可替换实施例的图。
图6B是网结构的另一个可替换实施例的图。
图6C是网结构的进一步可替换实施例的图。
图6D是网结构的另一个可替换实施例的图。
本发明可经受各种修改和可替换形式，通过示例在附图中示出具体实施例并且在此详细描述。然而，应该理解附图和此处详细的说明并不打算限制本发明为公开的特定形式，但是相反的，本发明覆盖落入由随后所附权利要求书定义的本发明的精神和范围内的所有修改、等价物和可替换物。
具体实施例方式
现在转到图1，示出了包括各种示例层的集成电路模片一部分的截面透视图。集成电路模片10包括半导体衬底15，其上制作了包括各种组件的设备层20和固态设备(未在图1中示出)。另外，集成电路模片10包括指定为金属1到金属4的4个金属层。所述金属层由隔层或金属间电介质(ILD)层隔离，其被指定为ILD1到ILD3。最后，`钝化层25覆盖金属层4。应该理解尽管在示出的实施例中示出了四个金属层和三个ILD层。其它实施例可以包括任何数目的金属层和任何数目的ILD层。例如，可替换实施例也可能合并其它类型层，诸如薄膜设备层。
在一个实施例中，所述集成电路可以是包括模拟和数字电路的复合信号IC。例如，在一个实施例中，集成电路模片10可以包括RF和基带电路，其具体表达为在诸如蜂窝电话的通信设备中使用的收发器。应该注意在其它实施例中，集成电路可以具体实施为其它类型的电路。
另外，在一个实施例中，半导体衬底15可以是硅衬底。但是，在各种其它实施例中，例如半导体衬底15可以具体使用其它类型半导体材料，诸如砷化镓(GaAs)或锗化硅(SiGe)。
使用多个处理步骤在半导体衬底15表面上形成集成电路设备。如上讨论的，该设备可以通过在各种金属层上形成的金属线彼此连接。在示出的实施例中，通过在金属层1-4的一个或多个上制作的金属线互连所述设备。
在一些情况中，在设备层20形成的设备或电路可能被来自电路附近的导线辐射的噪声或寄生干扰不利影响。可逆的，噪声可以从电路辐射并被耦合进上述导线。如上说明的，由于制造性问题，在许多IC设计中通常不赞成使用固体金属平面来减少噪声影响。
因此，如在图2中示出的，为了减少在给出IC的给定区域生成的噪声和/或信号影响，在一个实施例中，可以在特定金属层(例如金属2)上形成金属网75形式的屏蔽以分离所述给定区域和受影响的区域。
金属网75可以用于隔离或屏蔽IC的各个区域。在示出的实施例中，金属网75可以屏蔽在金属层1和/或设备层20上形成的导线、节点、或设备与金属层3和/或4上的导线或节点，反之亦然。相似的，可以屏蔽金属层3和4(或金属网75以上的其它层中)上形成的组件诸如电容(未在图2中示出)与金属层2下面的信号。
应该注意在示出的实施例中，在金属层2上形成金属网75。然而，也可以在任何金属层上形成金属网75。另外，多于一个金属层可以包括金属网屏蔽。进一步，可以形成金属网75以覆盖整个金属层而不只是一个部分(如图2示出的)。在一些实施例中，在金属网75中在所期望的位置提供对通孔的调节。
图3是金属网75的一部分的一个实施例的俯视图。金属网75是包括许多称作蜂窝单元的较小结构的结构。可以互连许多蜂窝单元以形成任何尺寸的网。在示出的实施例中，每个蜂窝单元具有基本相同的几何结构，其是中心附近具有矩形洞的矩形。分解的视图示出了蜂窝单元的示例性结构。在该例子中，蜂窝单元的几何形状是正方形(即，在X和Y方向的尺寸基本相等)。
由金属网75提供的屏蔽特征依据各种参数，包括例如，金属层的厚度、正在使用的金属材料、网的几何形状等。例如，当模型化电容屏蔽时，考虑在xy面(z＝0)的无穷平面结构，其屏蔽在它下面生成的电场与到达它上面的任何结构。所述电场可由位于z＜0的xy平面中的另一个无穷平面结构生成，其位于某些源电势V(x，y)。理想的，如果屏蔽平面结构位于v＝0的电势，那么在z＞0的屏蔽面结构上面的每点的电势应该是v＝0，与z＜0的电势V(x，y)无关。如果屏蔽面结构是连续完全接地平面，就是这种情况。
取代所述无限接地平面，替之以可在空间中分别在(x，y)方向以间距(a，b)重复的规则结构。将空间分解为单元蜂窝。然后所述场分别以重复速率a、b在x、y方向周期性重复。电压V(x、y、z)被分解为一系列形式Vn,m(x,y,z)=Fn,m(z)Cos(2πnxa)*Cos(wπmyb)]]>余弦项表示场的周期，Fn，m(z)项表示当z＞0时场的衰减速率。每个项需要满足方程。
∂2V∂x2+∂2V∂y2+∂2V∂z2=0]]>求解上述方程，解为
Fn.m(z)=An.mezzc(n,m),]]>其中Zc(n,m)=1(2πna)2+(2πnb)2]]>An，m是问题的初始条件的函数，它们由蜂窝单元的结构设置。所以通过优化An，m最小值的结构或替换地通过使Zc尽可能小可以减少Fn.m(z)。Zc控制当z＞0时场的衰减速率。由于第一谐波是衰减最慢的一个，优化该条件。
当n＝m＝1时，那么Zc(1,1)=12πa2b2a2+b2]]>为了最小化Zc(1，1)使用a＝b并且使得a和b尽可能的小；因此使用可能的最精细的x和y网格用于所述规则结构。由于许多IC制造限制通常指示90度角度的结构，在所述分解视图中的蜂窝单元是一种基本的选择结构。
为了模型化金属网75的电感屏蔽参数，针对简化模型化场考虑具有半径“R”的圆形电感屏蔽。同样在相对频率，考虑透入深度比得上或大于所述屏蔽的厚度。因此，可以认为所述磁场在整个厚度是常量。在所述屏蔽上的涡流电流形成生成相反的磁场，其减少入射场(与平面正交)的强度，这样提供屏蔽。
在屏蔽的平面上有感应E场。在一次谐波场，方程为▿xE=-μ0∂H∂t]]>变为xE＝-μoH(jω)问题的对称暗示E只有一个θ分量。因此▿xE=-Z(EθR+∂Eθ∂R)]]>和EθR+∂Eθ∂R=μ0Hz(jω)]]>那么EθR+∂Eθ∂R-μ0Hz(jω)=0]]>对于入射到平面的常量Hz场(即，Hz＝Ho)，那么上述方程变为Eθ(R)=μ0H0jωR2]]>从Eθ中，电流密度J可以从下式计算J=σE=σμ0H0jωR2]]>
从该方程中，示出传导性越好，能达到的屏蔽就越好(因为J增加，所述相反的磁场增加)。另外，也示出涡流电流的形成取决于圆周的最大可用半径。因此，为了好的屏蔽，需要一种包括蜂窝单元的传导金属网结构，其中每个蜂窝单元被互相耦合以形成网。这样涡流电流可以以最小限制内流过大圆周，从而生成所述相反的磁场。
因此，金属网75包括许多紧密接近一个平面的互连的蜂窝单元，这样金属网75的传导性允许金属网中必需的电流流动，以在金属网75分离的两个区域之间提供足够的电容屏蔽。进一步，金属网75的传导性允许在金属网中需要的涡流电流流动，以在由金属网75分离的两个区域之间提供足够的电感屏蔽。因此，有了区域之间足够的电容和电感屏蔽，所述集成电路的设备可以以最小化干扰从一个区域到另一个区域适当操作。应该注意在各种实施例中，金属网结构75在操作期间可以接地(即耦合到接地电路)。
除了前述，许多设计规则要求(或喜爱)模片区域的特定百分比为金属的。例如，许多制造工艺要求金属层的20％到80％之间的金属填充。可使用传统假填充程序来金属回填模片区域以增加金属覆盖。然而，这些假填充通常非连续并且非均匀，并且可能引入不想要的电副作用。
从拓扑观点看，金属网75不仅在集成电路的区域之间提供屏蔽，还(或替换地)提供期望的金属密度(使用规则金属结构同时在其延伸的整个区域上具有均匀性)。因此，取代使用传统的假金属填充程序以满足制造规则，金属网75可以用于在金属层的给定区域上得到所期望的金属密度百分比。
图4A和4B示出了一对金属网结构的具体使用，如上描述的，其位置与集成电路模片10内的一对电容相关联。尤其是，在图4A中，示出了一对金属-绝缘体-金属(MIM)电容C1和C2以及金属网75A和75B的截面部分。图4B示出了图4A中每个金属-绝缘体-金属电容的顶视图。
共同参考图4A和图4B，每个MIM电容C1和C2包括由电介质分离的第一金属板和第二金属板。示出第一金属板在金属层4上形成，第二金属板在金属层3上形成。同样两个板之间的电介质在ILD3内形成。另外，金属网75A和金属网75B在金属层2上形成，其分别在MIM电容C1和MIM电容C2之下。应该注意在其它实施例中，MIM电容和金属网75A-B可以在任何金属层上形成。
在一些实施例中，可能期望匹配MIM电容C1和C2的电容。如上所述，金属网75A和75B可以在电容C1和C2以及在它们下面的任何设备和/或导线之间提供屏蔽。尤其是，在一个实施例中，电容C1的金属网75A的长度“d1”基本上与电容C2的金属网75B的长度“d2”相同。由于金属网75A和金属网75B的屏蔽属性，可以使得电容C1和C2的环境基本相等。因此，电容C1和C2的电容可以更加精确的匹配。另外，在一些处理技术中，与固定金属面相比，金属网凹陷的可能性更小。
在可替换的实施例中，应该注意金属网75A和75B可以使用单个金属网代替(未示出)。在该可替换的实施例中，所述单个金属网可以屏蔽C1和C2，这样电容C1和C2的环境可以基本相等。
图5是示出了集成电路模片10的另一个实施例细节的截面透视图，在集成电路模片10中采用一个金属网屏蔽。尤其是，如图5所示，集成电路模片10可以包括在半导体衬底15上形成的互补金属氧化物半导体(COMS)设备60。已经在金属层1上形成了标明M1的各种导线以连接CMOS设备60的部件。金属网75在金属层2上示出。另外，集成电路模片10包括金属层3和4，其分别包括标明M3和M4的金属导线。ILD层2分离金属层2和3，而ILD层3分离金属层3和4。钝化层25覆盖金属层4。
如上描述，金属网75可以在由金属网75分离的集成电路的区域之间提供屏蔽(电容的和/电感的)。例如，可以屏蔽导线M3与从CMOS设备60或导线M1辐射的任何信号。同样，可以屏蔽CMOS设备60与从导线M3或M4辐射的任何信号。如果需要，也可以在包括其它设备的区域之间提供相似的屏蔽。
应该注意，在可替换的实施例中可以采用具有相似特征的许多可替换金属网结构。通常，可以使用由连接的和闭合的相同或不同尺寸的金属单元集形成的任何结构，该结构可以相对均匀覆盖整个空间并在整个空间上维持近似同样的密度，并且这里在集中的所有孔洞(或开口)都相对小(例如，这里的孔洞接近于技术允许的最小值)。例如，依据期望的电特性、金属密度和/或其它因素，每个蜂窝单元孔的几何结构以及蜂窝单元间距可以变化。图6A-6D示出了一些这样的金属网结构的可替换实施例，其可用于取代金属网75。
在图6A中，金属网175包括具有如图3的基本同样矩形几何结构的许多蜂窝单元。但是，与图3的蜂窝单元相反，图6A的蜂窝单元具有在x(a)方向上比y(b)方向上长的孔洞。另外，在x(a)方向上的间距与在y(b)方向上的不同。
在图6B中，金属网275也包括许多蜂窝单元，每个具有基本相同的矩形几何结构，这些结构互连以形成网格。然而，金属网275的洞的几何结构是六边多边形(例如，六边形)。
在图6C中，金属网375包括许多互连的蜂窝单元以形成网格。然而，在金属网375内形成的洞的几何结构并不几何一致(例如，一些洞是矩形的而另一些是六边形)。
在图6D中，金属网475包括许多蜂窝单元，其具有变化的间距(在可接受的容许偏差内)。结果，在网格内的孔间距在其空间上并不是整个均匀的。
金属网图6A-6D可以采用与在上面结合图3的描述的概念相似的概念，并且因此提供电容屏蔽、电感屏蔽、和/或期望的金属密度。
应该注意在进一步可替换的实施例中可以采用许多其它具体网格拓扑(例如维数、外形)。例如在另一个可替换实施例中，网格的洞几何结构可以以圆周的形式、以椭圆的形式或者不规则形式。同样，在网格空间上的金属百分比(即，金属空间与开口空间的比例)可以不同于以上描述的实施例。
尽管已经以相当多的细节描述了以上实施例，一旦充分理解了上述内容，各种变化和修改对本领域的普通技术人员是显而易见的。打算下列解释的权利要求包含所有变化和修改。
权利要求
1.一种半导体集成电路包括第一区域；第二区域；以及在第一和第二区域之间插入的金属网层。
2.如权利要求1的半导体集成电路，其中所述第一区域包括具有一个或多个有源半导体设备的设备层。
3.如权利要求2的半导体集成电路，其中所述第二区域包括包含电路导线的金属化层。
4.如权利要求3的半导体集成电路，其中在另一个金属化层的至少一个部分实现所述金属网层。
5.如权利要求1的半导体集成电路，其中所述金属网层的传导性在第一和第二区域之间提供足够电容屏蔽，以获得半导体集成电路的适当操作。
6.如权利要求1的半导体集成电路，其中所述金属网层的传导性在第一和第二区域之间提供足够电感屏蔽，以获得半导体集成电路的适当操作。
7.如权利要求1的半导体集成电路，其中由金属导线形成所述金属网层，其中金属导线包括指向第一方向的第一组基本平行导线和指向第二方向的第二组基本平行导线，其中第一组导线的每个导线与第二组导线中的每条导线交叉并且电连接，并且其中第二方向基本与第一方向正交。
8.如权利要求7的半导体集成电路，其中金属网在第一方向比第二方向具有较小的间距。
9.如权利要求7的半导体集成电路，其中所述金属导线在第一方向和第二方向上基本均匀间隔。
10.如权利要求1的半导体集成电路，其中第二区域包括第一电容，所述第一电容具有由层间电介质材料分离的第一对传导板。
11.如权利要求10的半导体集成电路，其中第二区域进一步包括第二电容，所述第二电容具有由所述层间电介质材料分离的第二对传导板。
12.如权利要求11的半导体集成电路，其中第一和第二电容是基本等效结构以提供匹配的电容值。
13.如权利要求1的半导体集成电路，其中所述第一区域包括模拟和数字电路，其实施混合信号电路。
14.一种半导体集成电路包括第一区域；第二区域；以及位于第一和第二区域之间的屏蔽，其中所述屏蔽由包括基本均匀间隔开口的图案的第一金属化层形成。
15.如权利要求14的半导体集成电路，其中所述第一区域包括具有一个或多个有源半导体设备的设备层。
16.如权利要求15的半导体集成电路，其中所述第二区域包括包含电路导线的第二金属化层。
17.如权利要求16的半导体集成电路，其中在第一金属化层的至少一部分上实现所述屏蔽。
18.如权利要求14的半导体集成电路，其中所述屏蔽的传导性在第一和第二区域之间提供足够电容屏蔽，以获得半导体集成电路的适当操作。
19.如权利要求14的半导体集成电路，其中所述屏蔽的传导性在第一和第二区域之间提供足够电感屏蔽，以获得半导体集成电路的适当操作。
20.如权利要求14的半导体集成电路，其中第二区域包括第一电容，所述第一电容具有由层间电介质材料分离的第一对传导板。
21.如权利要求20的半导体集成电路，其中第二区域进一步包括第二电容，所述第二电容具有由所述层间电介质材料分离的第二对传导板。
22.如权利要求21的半导体集成电路，其中第一和第二电容是基本等效结构以提供匹配的电容值。
23.一种集成电路包括第一信号节点；第二信号节点；以及在第一和第二信号节点之间的层上形成的金属化网结构。
24.如权利要求23的集成电路，其中在第一金属化层的至少一部分上实施所述金属化网结构。
25.如权利要求23的集成电路，其中所述金属化网结构的传导性在第一节点和第二节点之间提供足够电容屏蔽，以获得集成电路的适当操作。
26.如权利要求23的集成电路，其中所述金属化网结构的传导性在第一节点和第二节点之间提供足够电感屏蔽，以获得集成电路的适当操作。
27.一种方法包括提供半导体集成电路的第一区域；提供半导体集成电路的第二区域；以及在第一和第二区域之间形成金属网层。
28.如权利要求27的方法，其中所述第一区域包括具有一个或多个有源半导体设备的设备层。
29.如权利要求27的方法，其中所述第二区域包括包含电路导线的金属化层。
30.如权利要求29的方法，进一步包括在另一个金属化层上的至少一部分上形成所述金属网层。
31.如权利要求27的方法，其中所述金属网层的传导性在第一和第二区域之间提供足够电容屏蔽，以获得半导体集成电路的适当操作。
32.如权利要求27的方法，其中所述金属网层的传导性在第一和第二区域之间提供足够电感屏蔽，以获得半导体集成电路的适当操作。
全文摘要
描述了一种用于集成电路的金属网结构。在一个实施例中，半导体集成电路包括第一区域，其包括，例如具有一个或多个有源半导体设备的设备层。该电路也包括第二区域，其包括一个包含电路导线的金属化层。该电路进一步包括在第一和第二区域之间插入的金属网层，其可以在另一个金属化层的至少一部分上实现。
文档编号H01L23/60GK101023525SQ200580019593
公开日2007年8月22日 申请日期2005年5月13日 优先权日2004年5月13日
发明者奥古斯托·M·玛奎斯 申请人:硅谷实验室公司