专利名称：采用深沟槽隔离的图像传感器的制作方法
技术领域：
本发明涉及图像传感器，更具体地讲，本发明涉及一种采用深沟槽隔离结构以减小像素之间串扰的图像传感器。
背景技术：
无论是CMOS图像传感器，还是CCD图像传感器，变得越来越高度地集成。这种高度集成的结果是图像传感器中每个像素的尺寸减小。但是已经发现，随着图像传感器的像素尺寸减小，邻近像素之间的串扰量变成很严重的问题。一般来讲，串扰产生自二个不同的来源(1)光学串扰与在像素上方通过其微型透镜将入射光线光学聚焦到适当的感光元件上的能力有关；(2)电子串扰与聚集感光元件中所形成的光载流子(photocarriers)的能力有关，这些光载流子最初产生在感光元件中。
目前，形成的光载流子(电子)没有被完全聚集在其最初产生的地方—即感光元件中。这是因为光生载流子(photogenerated carriers)会扩散到邻近的感光结构中。一种电隔离邻近像素的方法是在每个像素周围设置深的P-阱植入区域。这种深的P-阱区域分别电连接到基体电位，并且将每个像素与其它像素相隔离。然而，这种方法的一个缺点是，一些入射光子，尤其是较长波长的光子，会在硅感光元件的深层产生电子。
为了避免损失较长波长的光子信号，感光元件的轻掺杂P-型区域比较深，一般要求外延层(epitaxial layer)厚度大于4微米。这使隔离的深P-阱一般也要大于4微米，这需要大约2.4兆电子伏(MeV)的B11植入，而这又将进一步需要大约8微米的光刻胶厚度。然而，厚的光刻胶不能形成好的几何图样。
目前现有技术的一种实施方式是，在小于3微米的各个像素间设有大约0.4微米的间隔。一般地，能用来形成0.4微米开口(opening)的光刻胶的最大厚度是大约2微米。但是，2微米厚的光刻胶只能将B11植入闭锁至最大能量约为600千电子伏(KeV)(或大约1微米的渗透深度)。而只有1微米深的P-阱隔离不能完全地隔离各像素。此外，轻微掺杂的厚度为1微米的外延层将会降低量子效率和图像传感器的敏感度。因此，现有技术不是完全有效的，因而有必要提供一种改进的工艺。
发明内容
本发明的目的是提供一种具有深沟槽隔离的图像传感器像素。
根据本发明，其提供的像素阵列包括形成在半导体基体内的、排列成一定图案的若干像素(a pluralityof pixels)；形成在该半导体基体内的深沟槽隔离，该深沟槽隔离将上述若干像素中的至少一部分相邻像素予以分隔开，而且，该深沟槽隔离向半导体基体延伸大于1微米的深度。
本发明上述的像素阵列还可以进一步包括形成在深沟槽隔离下面的P-阱。其中，该P-阱可以是在植入能量小于500千电子伏下形成的；上述的像素阵列还可以进一步包括形成在半导体基体上方的外延层，其中，像素与深沟槽隔离均形成在该外延层中。另外，深沟槽隔离的侧壁可以被p-型掺杂物掺杂；深沟槽隔离可以采用高密度等离子体化学气相沉积(HPDCVD)或者自旋玻璃(SOG)工艺而形成。
本发明的像素阵列中，像素可以为3T、4T、5T、6T或7T像素；半导体基体可以为n-型。
进一步地，上述的像素阵列还可以包括形成在深沟槽隔离下面的N-阱。其中，深沟槽隔离可以具有由氧化物或者氧化物/氮化物叠层形成的、厚度在20-200埃之间的衬里层。
本发明的另一种技术方案是一种像素阵列，其包括半导体基体；形成在该半导体基体上的外延层；形成在该外延层上的、排列成一定图案的若干像素；形成在该外延层中的深沟槽隔离，该深沟槽隔离将上述若干像素中的相邻像素予以分隔，而且该深沟槽隔离基本上延伸穿透整个外延层。
在该技术方案中，其外延层可以为p-型，其半导体基体可以为n-型，或者其外延层与半导体基体均为n-型；其深沟槽隔离的侧壁可以被p-型掺杂物掺杂；而且类似地，上述的像素阵列也可以包括形成在深沟槽隔离下面的N-阱，其中，深沟槽隔离可以具有由氧化物或者氧化物/氮化物叠层形成的、厚度在20-200埃之间的衬里层。
本发明的像素阵列可以为CCD或CMOS图像传感器的一部分。
本发明的有益效果是由于形成了较深的沟槽隔离，其既可以有效解决邻近像素之间的串扰问题，又不会损失较长波长的光子的信号；而且这种深的沟槽隔离可以在较低的植入能量下形成，甚至在低于现有技术的植入能量下形成。
图1是揭示了串扰问题的现有技术的图像传感器的剖视图。
图2是揭示了本发明的第一种具体实施方式
的图像传感器的剖视图。
图3是本发明的可供选择的具体实施方式
的图像传感器的剖视图。
图4-图6是揭示如何形成本发明的深沟槽隔离的剖视图。
图7-图8是本发明的另一种具体实施方式
的深沟槽隔离形成步骤的剖视图。
具体实施例方式
在下面的描述中，提供了许多特定细节，以便对本发明的具体实施方式
进行透彻的理解。但所属领域的熟练技术人员可以认识到，在没有这些具体细节中的一个或多个的情况下仍能实施本发明，或者采用其它方法、元件、材料等的情况下仍能实施本发明。另外，为了清楚地描述本发明的各种实施方案，因而对众所周知的结构和操作没有示出或进行详细地描述。
在本发明的说明书中，提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本发明的一个实施方案中。因而，在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案；而且，特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。
图1是现有技术中现有技术的图像传感器的剖视图。在图1中，显示了三个邻近的像素。需要指出的是，像素的精确内部结构与本发明不是特别密切相关，实际上，本发明可以用于任意的CCD或CMOS像素设计，包括但不限制于3T、4T、5T、6T、7T或者其它的像素设计。而且，在整个描述中，术语“感光元件”的意思是包括任何类型的对入射光敏感的结构，例如包括但不限于光电门、光电二极管、PIN型光电二极管、部分PIN型光电二极管等等。在图1中，感光元件是通过在P-型层或基体内进行N-植入而形成的光电二极管。
如图1所示，P-型基体101上形成了P-外延层103。尽管在这种实施方案中，采用了P-外延层，但是本发明也可以用于P-外延层被省略的情况。图1以剖视形式显示了三个像素以及用于帮助电隔离光电二极管的现有技术的浅沟槽隔离(shallow trench isolations，简称STI)107。然而，如上所述，STI 107不能够完全隔离光电二极管。进一步地，形成P-阱109用以进一步帮助隔离。需要指出的是，P-阱109一般比STI 107延伸地更深。但是，因为上面提到的那些原因，难以形成足够深的P-阱109以提供完全的隔离。在P-外延层103的顶部是传统的绝缘层111、钝化层113、滤色层115以及微透镜117。这些层用于聚焦入射光线、实现彩色图像传感器以及提供各种互连结构与绝缘。进一步地，为了本发明的特征不被混淆而没有显示出每个像素内的有源结构(active structures)，如晶体管。需要指出的是，尽管本发明是以形成在P-型基体中的n-沟道晶体管进行描述的，但采用n-型基体时可以改变掺杂类型以适应p-沟道晶体管。另外，如果采用的是p-沟道晶体管，本发明适用于形成带有植入隔离n-阱的深沟槽隔离。
入射到像素上的光线可能以各种不同的角度进入，并且因为像素的特殊的物理性能，可能导致感光元件中产生的电子形式的信号实际上被邻近像素读出。这是本发明要处理的串扰问题。
为了便于说明，此处提供了现有技术的一些具体背景，例如，P-外延层103厚度一般大约是4微米，其基本上与本发明可能制造的外延层一样薄。需要指出的是，在图1中，穿过中央像素红色滤色器的光线具有较长的波长，并且在硅的较深处被吸收。产生的电子e1、e2、e3、及e4可以自由扩散，而且这些电子的扩散是“随机游动的”。
为了处理这个问题，本发明在图像传感器阵列中使用的是深沟槽隔离。图1所示的STI技术一般大约为0.3到0.5微米深，其P-阱109的深度大约为1微米。本发明利用了硅蚀刻对光刻胶腐蚀具有选择性的优点，使得在硅P-外延层103中产生相对较深的沟槽成为可能。深沟槽隔离可用来将一像素与邻近的其它像素进行隔离。
更具体地，沟槽的侧壁与沟槽的底壁进行植入处理，以便钝化表面状态与局部缺陷，并且避免在沟槽附近产生电子。这可以通过对沟槽植入P-型掺杂物来完成。例如，按照本发明，深沟槽隔离可以是4微米深度。可选择的方案，如同接下来将看到的，可以采用深沟槽隔离和P-阱隔离相结合。由于深沟槽隔离的深度比现有技术深很多，因此，没有必要将B11离子植入到4微米的深度，相反，可以采用非常浅的P-阱植入。换句话说，由于植入的“起点”(深沟槽的底壁水平面)比较深，所以B11离子不需要深深地渗透到基体中。
参照图2，其显示了采用本发明深沟槽隔离的、三个像素的图像传感器像素阵列的剖视图。通过将深沟槽隔离201延伸到外延层103内，可获得增强的隔离。另外，通过采用更深地蚀刻外延层103的方法形成深沟槽隔离，可以采用仍然相对较低的植入能量来形成P-阱203。在本发明一实施方案中，深沟槽隔离201大约在2微米深的量级上，但是可以进一步向外延层103延伸，而且甚至可以穿过外延层103进入基体101。在图2所示的实施方案中，深沟槽隔离没有到达P基体层101。参照图3，在该实施方案中，深沟槽隔离延伸到达P-型基体101。
图4-图6显示了形成图3所示实施方案的一种方法。具体地，参照图4，在P-外延层103长成或者以其它的方式形成以后，光刻胶层401被造形成与用以分隔各个像素的深沟槽隔离对应的式样。通常衬垫氧化物(pad oxide)403与氮化物层405形成在光刻胶层401下面，并用在传统的CMOS工艺中以便实现各种应力消除、阻止层(stop layer)以及其它功能。然而，可以理解在光刻胶401和外延层103之间还可以采用其它类型的中介层，甚至可以不采用中介层。一旦光刻胶层401完成造形，就进行蚀刻步骤，例如采用各向异性活性离子蚀刻，蚀刻外延层103中的沟槽407。沟槽407比传统的STI深，一般为1个微米或更深。
接着，参照图5，移除光刻胶层401，并清理干净图像传感器表面。接着，生长(培养)衬里氧化层501，同时进行浅P-植入，以便钝化表面状态与局部缺陷，并避免在沟槽附近生成电子。在本发明一实施方案中，P-型植入的掺杂浓度为5e11到2e13离子/平方厘米，植入能量为5到100千电子伏。需要说明的是，此处的钝化P-植入只是可选择的步骤；还需要说明的是，与浅P-植入一样，衬里氧化层501也只是一个可选择的步骤。衬里氧化层501的厚度可以在20-200埃之间，更好地，可以是氧化物/氮化物叠层，其中，氮化物层的厚度在20-200埃之间。
参照图6，氧化物沉积在深沟槽隔离的开口内。在本发明一实施方案中，氧化物可以是采用高密度等离子体化学气相沉积法(简称HDPCVD)形成的氧化物。选择HDPCVD氧化物是因为其具有填充高长宽比(high aspect ratio)开口的能力；然而，任何其它类型的氧化物或电介质都可以用来形成深沟槽隔离601。可选择的方案是，采用自旋玻璃(spin-on-glass，简称SOG)法来填充深沟槽隔离的开口。形成HDPCVD或SOG氧化物后，可采用化学机械处理(CMP)步骤平整该表面。需要说明的是，图6所示的实施方案不需要采用P-阱，因为深沟槽隔离的深度很深。
图7显示了图像传感器像素阵列的剖视图，其中形成的深沟槽隔离没有延伸穿透外延层103。在该实施方案中，光刻胶按照图4所示的样子造形，但外延层103没有被完全蚀刻穿透，沟槽的开口只是部分地穿入外延层103。因此，在P-植入703与衬里氧化层701形成之后，图7实质上与图5类似，只是沟槽开口没有延伸穿透外延层之外。接着，参照图8，形成P-阱的光掩膜(photomask)，其允许使用P-阱植入，P-阱植入可以将隔离深度延伸到P-plus基体101。这样，通过植入可形成P-阱803，但植入时所采用的能量是相对较低的能量，而且一般要低于现有技术中所使用的能量。在一实施方案中，植入的能量可以大约为50到500千电子伏。因此，在该实施方案中，可以结合使用深沟槽隔离与P-阱803。
需要说明的是，延伸到达基体101的深沟槽隔离在P-(图6)自准直到深沟槽隔离氧化物时是具有优势的。在图8所示的实施方案中，P-阱803没有自准直到深沟槽隔离。进一步需要说明的是，深沟槽隔离本身可以提供更深的隔离，从而不需要使用P-阱。然而，由于各种原因，更深的沟槽隔离可能更难制造。
此外，此处的描述只描述了深沟槽隔离的形成，而没有继续描述像素内的实际结构的形成，因为其是现有技术中已知的技术。这样描述可以使本发明的特征能够突出地显现出来，而在像素内形成有源器件的步骤是本领域中的熟知技术。
因而，上述内容应理解为这里所介绍的本发明的具体实施方案只是为了描述本发明，但是在不偏离本发明宗旨与范围的情况下，可以进行各种改进和变换。因此，除权利要求之外，本发明不受其它内容的限制。
权利要求
1.一种像素阵列，其包括形成在半导体基体内并排列成一定图案的若干像素；形成在所述半导体基体内的深沟槽隔离，所述的深沟槽隔离分隔至少一部分所述若干像素中的相邻像素，而且所述的深沟槽隔离向所述半导体基体延伸大于1微米的深度。
2.如权利要求1所述的像素阵列，其进一步包括形成在所述深沟槽隔离下面的P-阱。
3.如权利要求2所述的像素阵列，其中，所述的P-阱是在植入能量小于500千电子伏下形成的。
4.如权利要求1所述的像素阵列，其进一步包括形成在所述半导体基体上方的外延层，其中，所述的像素与所述的深沟槽隔离均形成在所述的外延层中。
5.如权利要求1所述的像素阵列，其中，所述的深沟槽隔离的侧壁被p-型掺杂物掺杂。
6.如权利要求1所述的像素阵列，其中，所述的深沟槽隔离是采用高密度等离子体化学气相沉积法(HPDCVD)或者自旋玻璃法(SOG)形成的。
7.如权利要求1所述的像素阵列，其中，所述的若干像素为3T、4T、5T、6T或7T像素。
8.如权利要求1所述的像素阵列，其中，所述的半导体基体为n-型。
9.如权利要求8所述的像素阵列，其进一步包括形成在所述深沟槽隔离下面的N-阱。
10.如权利要求1所述的像素阵列，其中，所述的深沟槽隔离具有由氧化物或者氧化物/氮化物叠层形成的衬里层，所述的衬里层厚度在20-200埃之间。
11.一种像素阵列，包括半导体基体；形成在所述半导体基体上的外延层；形成在所述外延层上的、排列成一定图案的若干像素；形成在所述外延层中的深沟槽隔离，所述深沟槽隔离分隔所述若干像素中的相邻像素，而且所述深沟槽隔离基本上延伸穿透整个所述的外延层。
12.如权利要求11所述的像素阵列，其中，所述的外延层为p-型。
13.如权利要求11所述的像素阵列，其中，所述的深沟槽隔离的侧壁被p-型掺杂物掺杂。
14.如权利要求11所述的像素阵列，其中，所述的深沟槽隔离是采用高密度等离子体化学气相沉积法(HPDCVD)或者自旋玻璃法(SOG)形成的。
15.如权利要求11所述的像素阵列，其中，所述的若干像素为3T、4T、5T、6T或7T像素。
16.如权利要求11所述的像素阵列，其中，所述的半导体基体为n-型。
17.如权利要求11所述的像素阵列，其中，所述的外延层与所述的半导体基体均为n-型。
18.如权利要求17所述的像素阵列，其进一步包括形成在所述深沟槽隔离下面的N-阱。
19.如权利要求11所述的像素阵列，其中，所述的深沟槽隔离具有由氧化物或者氧化物/氮化物叠层形成的衬里层，所述的衬里层厚度在20-200埃之间。
20.如权利要求1所述的像素阵列，其中，所述的像素阵列为CCD图像传感器的一部分。
全文摘要
本发明公开了一种图像传感器，其包括形成在半导体基体上的像素阵列，该像素阵列也可以形成在半导体基体上的外延层中。其中，若干像素可以在外延层中形成也可以直接在半导体基体上形成并排列成一定图样，并进一步在半导体基体内形成深沟槽隔离，该深沟槽隔离将若干像素中的相邻像素予以分隔，而且该深沟槽隔离可以基本上延伸穿透整个外延层。
文档编号H01L27/146GK1832187SQ20061000913
公开日2006年9月13日 申请日期2006年2月13日 优先权日2005年2月14日
发明者霍华德·E·罗德斯 申请人:豪威科技有限公司