专利名称：：一种低电压/高非线指数的片式压敏电阻及其制造方法
技术领域：
：本发明涉及一种低电压/高非线指数的片式压敏电阻及其制造方法，属于信息
技术领域：
的传感器技术中的压敏元件。(二)
背景技术：
压敏电阻广泛用于电路，电子元器件，设备的过压保护。集成电路，手机充电电池和计算机系统要求低电压/高非线指数的压敏元件，其压敏电压通常为0.5-10V，非线性指数最好在40-50以上。根据压敏材料的性质一一高非线性指数伴随高的压敏电压；故目前国内外均采用多层结构实现低压/高非线性指数压敏元件。然而多层结构的内电极金属离子扩散致使a指数下降，端电极的延生导致压敏电压分散性增大。0402片式元件的压敏电阻的压敏电压为12-20V，a=30-40,而且多层结构工艺复杂，制造成本高。近年来，在低电压/高非线性指数材料方面做了大量研究，据报导Zn-Bi-Sb系材料压敏电压可做到IIV，a值为12-15;Ti02压敏材料的压敏电压可做到7-10V，a值约为12-15。研发具有低压/高非线性指数的片式压敏电阻仍是当今的重要课题。(三)
发明内容本发明为了弥补现有技术的不足，提供了一种工艺简单、制造成本低的低电压/高非线指数的片式压敏电阻及其制造方法。本发明是通过如下技术方案实现的一种低电压/高非线指数片式压敏电阻，其特殊之处在于是通过如下方式制成的压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构；导电膜片和压敏膜片及复合膜片均由扎膜工艺制备；复合膜片经IOOO—IIOO°C高温锻烧制成压敏芯片；压敏芯片用Ni浆和Sn浆封端制成压敏元件。本发明的低电压/高非线指数片式压敏电阻，导电膜片的材料为含有Mn-Ni-Cu-Ca的氧化物，其之间的摩尔比为.-Mn:Ni:Cu:Ca=2.6:1.3:1.8:0.3。重量百分比为Mn02:NiO:CuO:Ca0=43.845%:18.834%:34.058%:3.263%组成并加0.3。/。的ZnO。压敏膜片是由ZnO、合成物V、CoO和Mn02组成，其重量份数之比为ZnO:V:Co0:Mn02二100:5:0.954:0.414，合成物V是由Bi203、Ti02、Sb203和B203构成，其重量百分比之比为Bi203:Ti02:Sb2。3:B2。3:88:9:2.0:1.0。本发明的低电压/高非线指数片式压敏电阻的方法，其特殊之处在于压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构；导电膜片和压敏膜片及复合膜片均由扎膜工艺制备；复合膜片经1000--1100。C高温锻烧制成压敏芯片；压敏芯片用Ni浆和Sn浆封端制成压敏元件。本发明的低电压/高非线指数片式压敏电阻的方法，扎膜浆料的的重量配比为料胶=(95-96):(4-5)，所用的胶为聚乙烯醇。高温锻烧的烧结温度曲线为升温速率保温升温速率保温升温速率保温升温速率随炉冷却。Ni和Sn浆料封端为将Ni浆浸渍或印刷于芯片端头，在560'C，空气中还原30min，Sn浆料用同样方法涂于芯片端头，在350'C空气气氛中烘烤40rain。本发明的原理和具体制备方法如下1、导电膜片的制备本发明中导电膜片采用Mn-Ni-Cu-Ca材料体系，经高温成瓷形成尖晶石(AB2(k)结构，大量的Cu离子进入B位置，提供足够的电子形成高电导，同时加入少量Zn离子替位，使晶格产生形变，有利于与Zn压敏膜片匹配形成牢固的结合。配方中的Ca离子一方面降低电阻，同时降低导电层与压敏层之间势垒。导电膜片采用陶瓷工艺制粉，材料配方Mn3(k:NiO:CuO:CaO+ZnO=2.6:1.3:1.8:0.3+0.5%wt，ZnO导电膜片按下列工艺制成5-10um的导电膜粉体，在二次球磨的粉料加入粘合剂(PVA)配料扎膜浆料，浆料比例料粘合剂=(95-96):(4-5)，扎膜的厚度5mra(对于0402)，8mm(对于0603)2、高非线指数压敏膜片制备压敏膜片的压敏电压和非线性指数(a)取决于材料的配方及掺杂种类和掺杂量。本发明中加入合成物(Bi-Ti-Sb-B)目的在于降低压敏电压，提高非线性指数。同时加入CoO和Mn02有利于形成完整的晶势垒，提高材料的均匀性。压敏膜片制备与导电膜片制备方法相同，膜片厚度为0.l-0.3(mm)。合成物加入量与压敏电压和非线性指数的关系如图1，合成物的量仅在5%左右，有利于获得较压敏电压和较高的非线性指数。CoO和Mn02的加入量对压敏电压及非线性指数亦有重要影响(图2)，一般加入量取(1.0-1.3)%，CoO:Mn02=7:3(重量比)。若在粉料中加0.1-0.15%wt的氧化镨(Pr6011)，可以提高非线性指数。3、烧结复合片的烧结须在半封闭的Zn压敏材料的气氛中进行，通常是用合成的粉体压成垫片或用合成粉体做垫料，盖板与瓷钵应有一定缝隙，压块的重量根据叠片的多少而定，压块的作用是保证样品在高温下不变形。烧结温度对压敏电压和非线性指数(a)值的影响(如图3)。烧结温度高，压敏电压下降，a值也减小。温度偏低压敏电压迅速升高。在本发明中，对所采用的材料配方，烧结温度取为1000-IIO(TC。本发明制作的片式压敏元件的压敏电压VlmA/nim=0.5-1.5V，a=40-60，电压分散性为3-5%，a值的分散性为土8—±10，满足微电子技术，通讯技术和半导体技术要求。这种方法工艺简单，制造成本低，克服了常用的多层结构工艺中存在的内电极扩散，端电极延伸的问题。该技术适用于大批量生产。(四)图1为本发明的合成物加入量与压敏电压和非线性指数的关系图；图2为本发明的CoO和Mn02的加入量对压敏电压及非线性指数的影响图；图3为本发明的烧结温度对压敏电压和非线性指数(a)值的影响图。具体实施方式实施例1:①导电粉料制备材料配方Mn02:NiO:CuO:CaO=43.845%:18.834%:34.058%:3.263%(重量比)另外加入占总重量0.3y。的ZnO;球磨料水球=1.0:1.2:1.5(重量比)；第一次球磨时间8小时；予烧温度70(TC，时间2.5小时；第二次球磨时间16小时，最后过200目筛。②导电膜片制备制浆料PVA=100:40(重量比)，PVA浓度为10W;发酵充分搅匀的浆料在相对湿95%RH的环境下存放12小时。扎膜将浆料置于滚扎上反复滚扎直至脱滚(即料不粘滚)，然后调整厚度到5mm0③压敏膜片制备合成物(V)的制备配料Bi203:Ti02:Sb203:B203=88:9.0:2.0:1.0(重量比)；经研磨(8小时)，合成温度500。C，时间2.5小时；然后再研磨12小时，作为合成物粉料压敏材料配方其重量份数配比为ZnO:V(合成物):CoO:MnO2=100:5:0.954:0.414，另外可以加上重量份数为0.1的Pr60ll;压敏膜片制备与导电膜片制备工艺相同，压制的膜片厚度为0.3mm。④叠片压敏膜夹在两导电膜之间，并在扎膜机上将其扎碾成厚度为lmm的复合膜片⑤烧结将复合膜片装入瓷钵中，送入高温烧结。⑥元件制作将烧好的大片切成0402尺寸的芯片，芯片两端浸上Ni浆在560。C还原30min，然后再浸Sn浆，在350。C烘烤40min，0402的片式元件完成。⑦测试结果(以100支元件统计)<formula>formulaseeoriginaldocumentpage7</formula>实施例2:将导电膜的厚度改为8mm,压敏膜厚度为0.3mm，按实施例同样的方法制成0603的片式压敏元件，测试结果(以100支元件统计)是<table>tableseeoriginaldocumentpage8</column></row><table>实施例3:将压敏膜片材料配方取为ZnO:V:CoO:Mn02=99:6.0:0.78:0.5(重量比)导电膜片厚度为5mm，压敏膜片厚度为0.lmm，按实施例的方法制成0402的压敏元件，测试结果(以100支元件统计)<table>tableseeoriginaldocumentpage8</column></row><table>本发明提供的技术可实现低电压/高非线性指数压敏元件，工艺简单，制造成本低，并能大批量生产。权利要求1、一种低电压/高非线指数片式压敏电阻，其特征在于是通过如下方式制成的压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构；导电膜片和压敏膜片及复合膜片均由扎膜工艺制备；复合膜片经1000--1100°C高温锻烧制成压敏芯片；压敏芯片用Ni浆和Sn浆封端制成压敏元件。2、根据权利要求1所述的低电压/高非线指数片式压敏电阻，其特征在于导电膜片的材料为含有Mn-Ni-Cu-Ca的氧化物，其之间的摩尔比为Mn:Ni:Cu:Ca=2.6:1.3:1.8:0.3。3、根据权利要求2所述的低电压/高非线指数片式压敏电阻，其特征在于导电膜片是由重量百分比为Mn02:Ni0:Cu0:Ca0=43.845%:18.834%:34.058%:3.263%组成。4、根据权利要求1所述的低电压/高非线指数片式压敏电阻，其特征在于压敏膜片是由Zn0、合成物V、Co0和Mn02组成，其重量份数之比为Zn0:V:Co0:Mn02=100:5:0.954:0.414，合成物V是由Bi203、Ti02、Sb203和B2O3构成，其重量百分比之比为Bi203:Ti02:Sb2。3:B203=88:9:2.0:1.0。5、根据权利要求1所述的低电压/高非线指数片式压敏电阻的方法，其特征在于压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构；导电膜片和压敏膜片及复合膜片均由扎膜工艺制备；复合膜片经IOOO—IIOO°c高温锻烧制成压敏芯片；压敏芯片用Ni浆和Sn浆封端制成压敏元件。6、根据权利要求5所述的低电压/高非线指数片式压敏电阻的方法，其特征在于扎膜浆料的的重量配比为料胶=(95-96):(4-5)，所用的胶为聚乙烯醇。7、根据权利要求5所述的低电压/高非线指数片式压敏电阻的方法，其特征在于高温锻烧的烧结温度曲线为300°C-500°C升温速率0.5°C/min500°C保温(60-90)min500。C-80(TC升温速率(1.2-1.5)°C/min800°C保温60min800°C-1000°C升温速率3-4°C/minIOO(TC保温(150-180)min100(TC-800。C升温速率0.6°C/min800°C-300°C随炉冷却。g、根据权利要求5所述的低电压/高非线指数片式压敏电阻的方法，其特征在于Ni和Sn浆料封端为将Ni浆浸渍或印刷于芯片端头，在56(TC，空气中还原30min，Sn浆料用同样方法涂于芯片端头，在350'C空气气氛中烘烤40min。全文摘要本发明公开了一种低电压/高非线指数的片式压敏电阻及其制造方法，属于信息
技术领域：
的传感器技术中的压敏元件。该低电压/高非线指数片式压敏电阻，其特殊之处在于是通过如下方式制成的压敏芯片由两个导电膜片之间夹一层高非线指数的压敏膜片构成的复合结构；导电膜片和压敏膜片及复合膜片均由扎膜工艺制备；复合膜片经1000-1100℃高温锻烧制成压敏芯片；压敏芯片用Ni浆和Sn浆封端制成压敏元件。本发明满足微电子技术，通讯技术和半导体技术要求。用此技术制作的片式压敏元件的压敏电压V1mA/mm＝0.5-1.5V，α＝40-60，电压分散性为3-5％，α值的分散性为±8-±10。这种方法工艺简单，制造成本低，克服了常用的多层结构工艺中存在的内电极扩散，端电极延伸的问题。该技术适用于大批量生产。文档编号H01C17/00GK101123135SQ200710113770公开日2008年2月13日申请日期2007年9月12日优先权日2007年9月12日发明者倩刘,陶明德申请人:山东中厦电子科技有限公司