专利名称：具有在相邻单元之间共用的相变材料图案的相变存储器件和包括该相变存储器的电子产品的制作方法
技术领域：
本发明通常涉及一种半导体存储器件，更具体地，但是没有限制， 涉及一种包括相邻单元之间共用的相变材料图案的相变存储器件。
背景技术：
相变存储器件是一种利用电阻根据相变材料的相位而变化的相变 材料的非易失性存储器件。相变存储器件的每个单元包括转换单元和 电连接到转换单元的相变电阻器。该相变电阻器包括相变材料图案。相变材料图案是通过在衬底的整个表面上图案化相变材料层形成 的。在该图案化处理期间，该相变材料图案会被损坏。例如，相变材 料图案的边缘可能变形和/或可能改变综合比率。尤其是，当相变材料 图案包括对于各个单元分离的岛时，由于每个岛的四个边都是暴露的， 所以会很容易损坏该相变材料图案。发明内容本发明提供一种包括相变材料图案的相变存储器件和包括该相变 存储器件的电子产品，该相变材料图案可以形成具有很少的损坏部分 并且减少邻近存储单元之间的电气干扰。根据本发明的一个方面，提供一种相变存储器件。该相变存储器件包括排列成矩阵的多个底电极；和在多个底电极的每个上形成的相 变材料图案，与多个底电极的每个电连接，相变材料图案包括多个条 带(strip)，多个条带的每个连接到多个底电极中的至少两个对角邻近 的底电极。
参考附图，通过详细地描述本发明的示范性实施例，本发明的上 述的和其它的特征和优点将变得更明显，其中图l是示出根据本发明实施例的相变存储器件的一部分单元阵列 区的等效电路图；图2是示出根据本发明的实施例，对应于图l的等效电路图的相变存储器件的一部分单元阵列区的布局图；图3是根据本发明的实施例，沿着图2中线I-I'的截面图；图4是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；图5是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；图6是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；图7是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；图8是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的等效电路图；图9是示出根据本发明的实施例，对应于图8的等效电路图的相变 存储器件的一部分单元阵列区的布局图；图10是根据本发明的实施例，沿着图9中的线II-II'的截面图；图ll是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；图12是根据本发明另一实施例的相变存储器件的一部分单元阵列 区的等效电路图；图13是示出根据本发明的实施例，对应于图12的等效电路图的相 变存储器件的一部分单元阵列区的布局图；图14是根据本发明的实施例，沿着图13中的线III-in'的截面图；图15是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图；和图16是示出根据本发明的实施例利用相变存储器件作为数据存储 媒质的电子产品的示意方块图。
具体实施方式
现在将参考示出本发明的示范性实施例的附图，更全面地描述本 发明。然而，可以用许多不同的形式实施本发明，并且本发明不应该 理解为限制于这里列出的实施例；更确切地说，提供这些实施例以便 本公开更彻底和全面，并且向本领域的技术人员充分地传达本发明的 观念。在这些图中，为了清楚放大了层和区的厚度，并且相同的参考 数字表示相同的元件。图l是示出根据本发明实施例的相变存储器件的一部分单元阵列 区的等效电路图。参考图l，相变存储器件的单元阵列区包括多个第一信号线(字线 WL)和多个横穿字线WL的第二信号线(位线BL)。多个相变存储单 元C形成在位线BL和字线WL之间的交叉点上。每个相变存储单元C包 括相变电阻器Rp和垂直单元二极管D。例如，该垂直单元二极管D可以 包括p型半导体和n型半导体。相变电阻器Rp的一端电连接到位线BL中 之一，并且相变电阻器Rp的另一端电连接到垂直单元二极管D的p型半 导体。垂直单元二极管D的n型半导体电连接到字线WL中之一。相变电 阻器Rp和垂直单元二极管D之间的节点可以是相变电阻器Rp的底电极 BE。图2是示出根据本发明的实施例，对应于图l的等效电路图的相变存储器件的一部分单元阵列区的布局图。参考图2，多个底电极BE以矩阵形式排列。如这里所使用的，矩 阵指的是在二维排列中元件的矩形排列，如图2所示，以便矩阵的行垂 直于列。在特定的行中，底电极BE可以均匀地隔开第一距离dl，并且 在特定的列中，底电极BE可以均匀地隔开第二距离d2。第一和第二距 离dl和d2可以相等或不等。多个垂直单元二极管D布置在底电极BE的下面，并且与底电极BE 电连接。垂直单元二极管D分别与底电极BE成一直线。也就是说，垂 直单元二极管D像底电极BE—样以矩阵形式排列。字线WL布置在垂直 单元二极管D的下面，并且电连接到垂直单元二极管D。沿着垂直单元 二极管D的行布置字线。在底电极BE的顶部上形成相变材料图案35。该相变材料图案35是 图l的相变电阻器Rp的实例。相变材料图案35的每个条带段对角布置， 并且电连接到两个或多个底电极BE。也就是说，相变图案35由对角布 置的条带段形成。在当前实施例中，相变材料图案35的每个条带段形 成在一对对角邻近的底电极BE的顶部上。可选地，相变材料图案35的 每个条带段可以形成在一错列对对角邻近的底电极BE的顶部上，如图5 所示。电连接到相变材料图案35的一个条带段的底电极BE隔开第三距 离d3，并且第三距离d3可以大于第一和第二距离dl和d2。可选地，当 相变材料图案35的每个条带段电连接到水平或垂直邻近的两个底电极 BE时，两个底电极BE之间的距离可以是第一距离dl或第二距离d2。也 就是说，与垂直或平行布置相变材料图案35的条带段的情况相比，当 对角布置相变材料图案35的条带段时，电连接到相变材料图案35的一 个条带段的两个底电极BE之间的距离可以增加。在这种情况下，当数 据连续写入到电连接相变材料图案35的条带段的两个相变存储单元C时，在数据写入后一个相变存储单元C时可以很少干扰写入到前一个相变存储单元C的数据。该数据千扰可能是由通过相变材料图案35的条带 段两个相变存储单元C之间的热传导导致的。因此，相变材料图案35的 条带段对角布置，以增加相变存储单元C之间的热传导路径。结果，在 由相变材料图案35的条带段连接的相变存储单元C之间，可以减少电气 干扰。在相变材料图案35的顶部上形成位线BL，与相变材料图案35的条 带段电连接。在当前实施例中，位线BL与相变材料图案35的条带段成 一直线对角延伸。也就是说，位线BL的每个电连接到相变材料图案35 的对角布置的条带段的线。图3是根据本发明的实施例，沿着图2中线I - I '的截面图。参考图2和3，字线WL彼此平行延伸。字线WL可以是半导体衬底 10的n型掺杂有源区。字线WL可以通过器件隔离层10a电绝缘。多个垂直单元二极管D形成在字线WL上并与字线WL电连接。多 个底电极BE形成在垂直单元二极管D上并与底电极BE电连接。叠层结构S形成在字线WL上，并且每个叠层结构S包括垂直单元二 极管D和底电极BE。叠层结构S通过形成在半导体衬底10上的底绝缘层 18彼此绝缘。详细地，底绝缘层18包括单元接触孔18a，在单元接触孔 18a中顺序叠置垂直单元二极管D和底电极BE。每个垂直单元二极管D 可以包括顺序叠置的n型半导体21和p型半导体23。底电极BE的侧壁可 以通过绝缘间隔物28内封。在这种情况下，底电极BE的顶面积可以小 于单元接触孔18a的水平截面面积。底电极BE可以由导电材料形成，如氮化钛(TiN)、氮化铝钛 (TiAlN)、氮化钽(T.aN)、氮化锦(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化硅钛(TiSiN)、氮化硼钛(TiBN)、氮化硅锆(ZrSiN)、 氮化硅钩(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化铝 钼(MoAlN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)、钨化钛(TiW)、铝 化钛(TiAl)、氮氧化钛(TiON)、氮氧化铝钛(TiA10N)、氮氧化钨(WON) 或氮氧化钽(TaON)。绝缘间隔物28可以由氮化硅形成。在底电极BE上形成相变材料图案35。顶电极37可以通过自对准形 成在相变材料图案35上。相变材料图案35和顶电极37可以用不同的方 法形成。在一实施例中，相变材料图案35和顶电极37可以如下形成。 相变材料层和顶电极层顺序叠置在底电极BE和底绝缘层18上，并且光 致抗蚀剂图案(未示出)形成在顶电极层上。接下来，利用光致抗蚀 剂图案作为掩模顺序蚀刻顶电极层和相变材料层，以形成相变材料图 案35和顶电极37。在该图案化处理之后，在特定的单元C中，仅暴露了 相变材料图案35的条带段的三个面。当对于每个单元C相变材料图案35 的每个条带段形成为岛状时，在图案化处理之后，露出了条带段的四 个面。因此，当形成相变材料图案35的每个条带段，以通过图案化处 理与至少两个底电极BE电连接时，相变材料图案35的条带段会很少损 坏。该相变材料图案35可以由包括锗(Ge)、锑(Sb)和碲(Te)的 合金层形成。也就是说，相变材料图案层35可以由例如GST合金层的硫 属化物层形成。代替GST合金层，相变材料图案层35可以由As-Sb-Te、 As-Gb-Te、 As-Gb-Sb-Te、 Sn-Te、 In-Sn-Sb-Te或Ag-In-Sb-Te合金层形 成。顶电极37可以由导电层例如氮化钛层形成。顶绝缘层40覆盖顶电极37和相变材料图案35。与顶电极37电连接， 在顶绝缘层40上形成位线BL。详细地，位线BL经由穿过顶绝缘层40形 成的接触塞45与顶电极37电连接。因此，位线BL可以通过顶电极37电 连接到相变材料图案35的条带段。如图2和3所示，位线BL可以比相变材料图案35更窄。然而，如图 5所示，位线BL可以选择比相变材料图案35宽。图4是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图。除了下面描述的一些特征之外，当前实施例的相变 存储器件具有与图2和3示出的相变存储器件相同的结构。参考图4，位线BL形成在相变材料图案35上，与相变材料图案35 的条带段电连接。位线BL沿着底电极BE的列排列。也就是说，位线BL 沿着底电极BE的列电连接到相变材料图案35的条带段。图6是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图。除了下面描述的一些特征之外，当前实施例的相变 存储器件具有与图2和3示出的相变存储器件相同的结构。参考图6，在对角线方向上，相变材料图案35的每个条带电连接到 至少两个邻近的底电极BE。也就是说，相变材料图案35的条带对角线 排列，并且在两个或多个底电极BE上方连续。相变材料图案35的条带 彼此平行一直延伸。在这种情况下，当通过图案化形成相变材料图案 35时，在预定单位单元C中仅暴露相变材料图案35的每个条带的两边 (即，两个边)。因此，根据当前实施例，在图案化期间，可以很少 损害相变材料图案35。图7是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图。除了下面描述的一些特征之外，当前实施例的相变 存储器件具有与图2和3示出的相变存储器件相同的结构。参考图7，相变材料图案35的每个条带以Z字形形成，并且电连接 到至少两个对角邻近的底电极BE。详细地，相变材料图案35的每个条 带首先在第一对角线方向上延伸，然后在第二对角线方向上延伸。以这种方式，相变材料图案35的每个条带以Z字形延伸。在具有相同Z字 形图案的相变材料图案35上方形成位线BL。如图7所示，位线BL可以 比相变材料图案35窄。图8是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的等效电路图。参考图8，相变存储器件的单元阵列区包括多个第一信号线(字线 WL)和多个横穿字线WL的第二信号线(位线BL)。在位线BL和字线 WL之间的交叉点形成多个相变存储单元C。每个相变存储单元C包括相 变电阻器Rp和金属氧化物半导体(MOS)晶体管M。该MOS晶体管M 包括栅极、源区和漏区。相变电阻器Rp的一端电连接到位线BL中之一， 并且相变电阻器Rp的另一端电连接到MOS晶体管M的漏区。MOS晶体 管M的栅极电连接到字线WL中中之一，并且MOS晶体管M的源区电连 接到公共源极线CSL。相变电阻器Rp和MOS晶体管M之间的节点可以 是相变电阻器Rp的底电极BE。图9是示出根据本发明的实施例，对应于图8的等效电路图的相变 存储器件的一部分单元阵列区的布局图。参考图9，多个底电极BE以矩阵形式排列。多个有源区100b形成 在底电极BE的下方，与底电极BE电连接。详细地，在底电极BE的矩阵 的列中，每个有源区100b形成在一对邻近底电极BE的下方，并且电连 接到这一对邻近的底电极BE。这里，有源区100b可以以矩阵形式排列。多个字线WL穿过有源区100b。详细地， 一对字线WL穿过一排排 列的有源区100b。结果，每对字线WL在成对的底电极BE之间穿过。另 外，共源极线CSL在穿过有源区100b的每对字线WL之间延伸。在底电极BE的顶部上形成相变材料图案160。相变材料图案160是图8的相变电阻器Rp的一个实例。相变材料图案160的每个条带对角线 排列，并且电连接到两个或更多的底电极BE。也就是说，由对角线排 列的条带形成相变材料图案160。在当前实施例中，相变材料图案160 的条带在对角线方向上基本笔直延伸并且彼此平行。然而，相变材料 图案160的每个条带可以分成每个都形成在一对对角邻近的底电极BE 的顶部上的片段，像图2或5的实施例中一样。另外，可以和图7的实施 例中一样，可以以Z字形形成相变材料图案160的每个条带。电连接到相变材料图案160的条带的底电极BE隔开第三距离d3， 并且第三距离d3可以大于距离dl和d2。这里，距离dl是一排排列的底 电极BE之间的距离，并且距离d2是一列排列的底电极BE之间的距离。 因此，由于相变材料图案160的条带是对角线排列的，所以可以减小共 用相变材料图案160的条带的相变存储单元C之间的电气干扰。位线BL形成在相变材料图案160的顶部上，与相变材料图案160的 条带电连接。在当前实施例中，位线BL与相变材料图案160的条带成一 直线对角线延伸。图10是根据本发明的实施例，沿着图9的线n-ir的截面图。参考图9和10，通过形成在半导体衬底100中的器件隔离层100a， 以矩阵形式定义有源区100b。 一对字线110穿过一排排列的有源区 100b。在字线110和有源区100b之间形成栅极绝缘层104。在特定的有 源区100b中，源区100s形成在字线110之间，并且漏区100d形成在相对 源区100s的位置上。在包括字线110的半导体衬底100上形成第一层间绝缘层120。穿过 第一层间绝缘层120与源区和漏区100s和100d连接形成源和漏极接触塞 125s和125d。在第一层间绝缘层120上形成第二层间绝缘层130。穿过第 二层间绝缘层130与漏极接触塞125d连接形成源极焊盘135d，并且穿过第二层间绝缘层130与源极接触塞125s连接形成共源极线CSL。共源极 线CSL通过源极接触塞125s电连接到源区100s。源极焊盘135d通过漏极 接触塞125d电连接到漏区100d。在源极焊盘135d和共源极线CSL上形成第三层间绝缘层140。穿过 第三层间绝缘层140与源极焊盘135d连接形成底电极BE。底电极BE的 侧壁可以用绝缘间隔物145围绕。在底电极BE上方形成相变材料图案160。通过自对准可以在相变 材料图案160上形成顶电极165。在顶电极165和相变材料图案160上形 成第四层间绝缘层170。在第四层间绝缘层170上与顶电极165电连接形 成位线BL。详细地，位线BL通过穿过第四层间绝缘层170形成的接触 塞电连接到顶电极165。顶电极165电连接到相变材料图案160的条带。图ll是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图。当前实施例的相变存储器件，除了下面描述的一些 特征之外，具有与图9和10中示出的相变存储器件相同的结构。参考图ll，与相变材料图案160电连接，在相变材料图案160上形 成位线BL。该位线BL沿着底电极BE的列排列，并且在列方向上电连接 到相变材料图案160的条带。图12是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的等效电路图。参考图12，相变存储器件的单元阵列区包括多个第一信号线(字 线WLn和WLn+l)和多个穿过字线WLn和WLn+l的第二信号线(位线 BL)。在位线BL和字线WLn或WLn+l之间的交叉点上形成多个相变存 储单元C。每个相变存储单元C包括相变电阻器Rp和MOS晶体管Ml和 M2。该M0S晶体管M1和M2平行连接。相变电阻器Rp的一端电连接到位线BL中之一，并且相变电阻器Rp的另一端电连接到MOS晶体管Ml 和M2的漏区。MOS晶体管Ml和M2的栅极电连接到字线WLn或WLn+l 中之一，并且MOS晶体管Ml和M2的源区电连接到共源极线CSL。相变 电阻器Rp和MOS晶体管Ml和M2之间的节点可以是相变电阻器Rp的底 电极BE。由于在该相变存储器件中两个MOS晶体管Ml和M2平行电连接到 相变电阻器Rp，所以与图8中示出的相变存储器件的区域相比，虽然仅 在边上增加了相变存储单元C的区域，但是可以有效增加进入相变电阻 器Rp的电流量。图13是示出根据本发明的实施例，对应于图12中的等效电路图的 相变存储器件的一部分单元阵列区的布局图。参考图13，多个底电极BE以矩阵形式排列。在底电极BE的下方与 底电极BE电连接形成多个有源区100b。详细地，每个有源区100b在底 电极阵列的列方向上延伸，并且电连接到包括在列上的每个底电极BE 上。在底电极BE的两侧，多个字线WLn-l、 WLn、 WLn+l、 WLn+2和 WLn+3穿过有源区100b。在包括于列的两个邻近的底电极BE之间布置 两个字线，并且共源极线CSL布置在这两个字线之间。共源极线CSL穿 过有源区100b。因此，多个字线WLn-l、 WLn、 WLn+l、 WLn+2和WLn+3 和共源极线CSL在行方向上延伸。在底电极BE的顶部上形成相变材料图案160。该相变材料图案160 是图12的相变电阻器Rp的实例。相变材料图案160的每个条带对角线排 列，并且电连接到两个或多个底电极BE。也就是说，相变材料图案160 由对角线排列的条带形成。在当前实施例中，相变材料图案160的条带 在对角线方向上彼此平行一直延伸。然而，相变材料图案160的每个条 带可以分成每个都形成在一对对角邻近的底电极BE的顶部上的片段， 像图2或5的实施例一样。另外，相变材料图案160的每个条带可以形成Z字形，像图7的实施例一样。电连接到相变材料图案160的条带的底电极BE隔开第三距离d3， 并且第三距离d3可以大于距离dl和d2。这里，距离dl是排列成行的底 电极BE之间的距离，并且距离d2是排列成列的底电极BE之间的距离。 因此，由于相变材料图案160的条带是对角线排列的，所以可以减小共 用相变材料图案160的条带的相变存储单元C之间的电气干扰。在相变材料图案160的顶部上形成位线BL，与相变材料图案160的 条带电连接。在当前实施例中，位线BL与相变材料图案160的条带成一 直线对角线延伸。图14是根据本发明的实施例，沿着图13的线III-Iir的截面图。参考图13和14,通过形成在半导体衬底100中的器件隔离层来定义 有源区100b。有源区100b排列成列。多个字线110穿过有源区100b。在 字线110和有源区100b之间形成栅极绝缘层105。在特定的有源区100b 中，源区100s形成在字线110之间，并且漏区100d形成在相对源区100s 的位置上。在包括字线110的半导体衬底100上形成第一层间绝缘层120。穿过 第一层间绝缘层120与源和漏区100s和100d连接形成源和漏极接触塞 125s和125d。在源和漏极接触塞125s和125d上形成第二层间绝缘层130。 穿过第二层间绝缘层130与漏极接触塞125d连接形成源极焊盘135d，并 且穿过第二层间绝缘层130与源极接触塞125s连接形成共源极线CSL。 共源极线CSL通过源极接触塞125s电连接到源区100s。漏极焊盘135d通 过漏极接触塞125d电连接到漏区100d。在漏极焊盘135d和共源极线CSL上形成第三层间绝缘层140。穿过 第三层间绝缘层140与漏极焊盘135d连接形成底电极BE。底电极BE的侧壁可以用绝缘间隔物14 5围绕。在底电极BE上方形成相变材料图案160。通过自对准可以在相变 材料图案160上形成顶电极165。在顶电极165和相变材料图案160上形 成第四层间绝缘层170。在第四层间绝缘层170上形成位线BL与顶电极 165电连接。详细地，位线BL通过穿过第四层间绝缘层170形成的接触 塞电连接到顶电极165。顶电极165电连接到相变材料图案160的条带。图15是示出根据本发明另一实施例的相变存储器件的一部分单元 阵列区的布局图。当前实施例的相变存储器件，除了下面描述的一些 特征之外，具有与图13和14中示出的相变存储器件相同的结构。参考图15，与相变材料图案160的条带电连接，在相变材料图案160 上形成位线BL。该位线BL在列方向上沿着电连接到相变材料图案160 的条带的底电极BE的列排列。图16是示出根据本发朋的实施例利用相变存储器件作为数据存储 媒质的电子产品200的示意方块图。参考图16，电子产品200包括至少一个作为存储媒质的相变存储器 件210、连接到相变存储器件210的处理器220和连接到处理器220的I/0 单元230。该相变存储器件210可以包括一个或多个在图1至15中示出的 相变存储单元阵列。该处理器220可以控制相变存储器件210。该电子 产品200可以通过I/O单元230与其它电子产品交换数据。数据可以通过 数据总线在相变存储器件210、处理器220和I/O单元230之间传输。电子产品200可以是数据存储器件例如存储卡，信息处理设备例如 计算机、数码相机、蜂窝电话，或其它器件。如上所述，根据本发明的实施例，在对角线或Z字形方向上与底电极阵列接触布置相变材料图案的条带，以便最小化共用相变材料图案 的条带的相变存储单元之间的电气干扰。另外，在通过公开实施例的 图案化工艺形成相变材料图案时，可以很少地损坏该相变材料图案。这里描述的各种实施例的特征可以用没有明确示出的方式进行合 并或修改。由此，虽然已参考本发明的示范性实施例具体示出和描述 了本发明，但本领域内的普通技术人员应该明白，在没有偏离由所附 权利要求定义的本发明的精神和范围的前提下，形式和细节中可以进 行不同的改变。
权利要求
1.一种相变存储器件，包括以矩阵排列的多个底电极；和在多个底电极上形成的相变材料图案，该相变材料图案包括多个条带，多个条带中每一个电连接到多个底电极中的至少两个对角邻近的底电极。
2. 根据权利要求l的相变存储器件，其中所述至少两个对角邻近 的底电极隔开一段距离，该距离大于该矩阵的行中多个底电极中的任 意两个连续底电极之间的距离，也大于该矩阵的列中多个底电极中的 任意两个连续电极之间的距离。
3. 根据权利要求l的相变存储器件，其中所述多个底电极由行分 割距离均匀隔开成多个行并且由列分割距离均匀隔开成多个列。
4. 根据权利要求l的相变存储器件，其中所述相变材料图案的多个条带中每一个连接到多个底电极中的一对对角邻近的底电极。
5. 根据权利要求l的相变存储器件，其中所述相变材料图案的多个条带在多个底电极的矩阵的对角方向上一直延伸。
6. 根据权利要求l的相变存储器件，其中所述相变材料图案的多 个条带形成Z字形。
7. 根据权利要求l的相变存储器件，进一步包括多个形成在多个 底电极下方的垂直单元二极管，多个垂直单元二极管中的每个与多个 底电极中的相应的一个电连接。
8. 根据权利要求7的相变存储器件，进一步包括多个第一信号线，多个第一信号线中的每个形成在多个垂直单元二极管的对应行的下 面，多个第一信号线中的每个与多个垂直单元二极管的对应行电连接。
9. 根据权利要求8的相变存储器件，其中所述多个第一信号线是 多个字线。
10. 根据权利要求l的相变存储器件，进一步包括形成在相变材料 图案上的多个第二信号线，多个第二信号线中的每一个与相变材料图 案的多个条带中的对应的一个电连接，多个第二信号线中的每个在该 矩阵的对角方向上与相变材料图案的多个条带中的对应的一个成一直 线延伸。
11. 根据权利要求10的相变存储器件，其中所述多个第二信号线 是多个位线。
12. 根据权利要求l的相变存储器件，进一步包括形成在相变材料 图案上的多个第二信号线，多个第二信号线中的每个与相变材料图案 的至少一部分电连接，多个第二信号线中的每个沿着底电极的矩阵的 对应列排列。
13. 根据权利要求l的相变存储器件，进一步包括多个晶体管，多 个底电极中的每个与多个晶体管中的至少一个电连接。
14. 根据权利要求13的相变存储器件，进一步包括 形成在底电极下方的与底电极电连接的多个有源区，多个有源区中的每个电连接到多个底电极的对应的一对底电极，多个底电极的这 一对底电极在矩阵的列中是连续的底电极；穿过多个有源区的多个字线对，多个字线对中的每个布置在多个 底电极中的对应的一对底电极之间；和多个共源极线，多个共源极线中的每个布置在多个字线对中的对应一个之间。
15. 根据权利要求14的相变存储器件，进一步包括形成在相变材 料图案上的多个位线，多个位线中的每一个与相变材料图案的多个条 带中的对应的一个电连接，多个位线中的每一个与相变材料图案的多 个条带中对应的一个成一直线，在底电极矩阵的对角方向上延伸。
16. 根据权利要求14的相变存储器件，进一步包括形成在相变材 料图案上的多个位线，多个位线中的每个与相变材料图案的多个条带 中对应的一个电连接，多个位线中的每一个沿着底电极的矩阵的对应 列排列。
17. 根据权利要求13的相变存储器件，进一步包括 形成在多个底电极下方的多个有源区条带，多个有源区条带中的每个与多个底电极的对应列成一直线，多个有源区条带中的每个电连 接到多个底电极的对应列；穿过多个有源区的多个字线对，多个字线对中的每个布置在多个 底电极的一对对应行之间；和多个共源极线，多个共源极线中的每个布置在多个字线对中的对 应一个中间。
18. 根据权利要求17的相变存储器件，进一步包括形成在相变材 料图案上的多个位线，多个位线中的每个与相变材料图案的多个条带 中对应的一个电连接，多个位线中的每一个与相变材料图案的多个条 带中对应的一个成一直线，在矩阵的对角方向上延伸。
19. 根据权利要求17的相变存储器件，进一步包括形成在相变材 料图案上的多个位线，多个位线中的每个与相变材料图案的多个条带 中的对应一个电连接，多个位线中的每一个沿着多个底电极的矩阵的 对应列排列。20. —种电子产品，包括 相变存储器件；和 连接到该相变存储器件的处理器， 其中所述相变存储器件包括 以矩阵排列的多个底电极；和在多个底电极上方形成的相变材料图案，该相变材料图案包括多 个条带，多个条带中的每个电连接到多个底电极中的至少两个对角邻 近的底电极。
全文摘要
本发明公开一种具有在相邻单元之间共用的相变材料图案的相变存储器件和包括该相变存储器的电子产品。提供一种包括相变材料图案的相变存储器件，其中相变材料图案的条带被邻近的单元共用。该相变存储器件包括多个以矩阵排列的底电极。该相变材料图案形成在底电极上，并且相变材料图案的条带电连接到底电极。相变材料图案的每个条带连接到底电极中的至少两个对角邻近的底电极。
文档编号H01L27/24GK101221970SQ200710160199
公开日2008年7月16日 申请日期2007年12月26日 优先权日2006年12月26日
发明者堀井秀树, 安东浩, 安亨根, 裴晙洙, 辛宗璨 申请人:三星电子株式会社