专利名称：单片集成砷化镓基mhemt和pin二极管材料结构的制作方法
技术领域：
本发明涉及化合物半导体材料及器件技术领域，尤其涉及一种单 片集成砷化镓(GaAs)基应变高电子迁移率晶体管(MHEMT)和PIN
二极管材料结构。
背景技术：
应变高电子迁移率晶体管(MHEMT)具有高频、高速、高功率增 益和低噪声系数的特点，因而在毫米波频段有着广泛的应用，大量应 用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、 卫星通讯和辐射天文学等。
PIN二极管是一种特殊的电荷存储二极管。正向偏压下，导通阻抗 很小，近似短路；反向偏压下，阻抗很高，近似开路，而且具有随偏 压可连续改变阻抗的特性。
在MHEMT电路中，电位转换可以由二极管完成。但是，如果采用 肖特基势垒二极管实现MHEMT电路的电位转换，则在高电流密度下， 肖特基势垒二极管将产生较大的导通阻抗，不利于MHEMT电路电位转 换的实现。如果采用PIN二极管实现MHEMT电路的电位转换，则在高 电流密度下，由于PIN二极管的正向导通阻抗较小，就可以解决这个问 题。
所以，如果能够将GaAs基MHEMT和PIN二极管集成在同一块衬底 上，形成单片集成GaAs基MHEMT和PIN二极管材料结构，则将是一个 非常值得研究的技术课题。
发明内容
(一)要解决的技术问题 有鉴于此，本发明的主要目的在于提供一种单片集成GaAs基MHEMT和PIN 二极管材料结构，以将GaAs基MHEMT和PIN 二极 管集成在同一块衬底上，实现单片集成GaAs基MHEMT和PIN 二极管。
(二)技术方案
为达到上述目的，本发明提供了一种单片集成GaAs基MHEMT 和PIN 二极管材料结构，该结构由GaAs基MHEMT和PIN 二极管两 部分组成，所述GaAs基MHEMT和所述PIN 二极管被N型高掺杂腐 蚀截止层InP隔开；所述GaAs基MHEMT由在GaAs衬底上依次分子 束外延生长的缓冲层GaAs、应变缓冲层I&AlkAs、沟道下势垒层 In0.52Al。.48As、沟道层In。.53Ga。.47As、空间隔离层In。.52AlQ.48As、平面掺 杂层、势垒层InQ.52Al。.48As和N型高掺杂盖帽层InQ.53Ga。.47As构成；所 述N型高掺杂腐蚀截止层InP在所述N型高掺杂盖帽层In。.53GaQ.47AS 上分子束外延生长而成；所述PIN 二极管由在N型高掺杂腐蚀截止层 InP上依次分子束外延生长的N型掺杂层Ina53GaQ.47AS、不掺杂层 Ina53Ga().47As和P型掺杂层InQ.53Ga。.47As构成。
上述方案中，所述缓冲层GaAs用于为后续外延层的生长提供平整 的界面；该缓冲层GaAs的厚度为300纳米。
上述方案中，所述应变缓冲层InxAl"As用于吸收GaAs衬底与后续 外延层之间因为晶格失配产生的应力，避免产生晶格驰豫；该应变缓 冲层KAlkAs的厚度为1000纳米，In组分x从0渐变至0.52。
上述方案中，所述沟道下势垒层In。.52AlQ.48AS用于为沟道生长提供 一个平整的界面，同时也利用Ino.52Alo.48As/Ina53Gao.47As异质结把2DEG 束缚在沟道内；所述沟道下势垒层In。.52Al,As的厚度为100纳米。
上述方案中，所述空间隔离层Ina52AlQ.48As用于将施主杂质电离中 心和2DEG空间隔离，减小电离散射作用，保证沟道内2DEG的高电 子迁移率；所述空间隔离层Ina52Al().48AS的厚度为4纳米。
上述方案中，所述平面掺杂层中掺杂的是Si，掺杂剂量为 5.0xl012cm-2。
上述方案中，所述N型高惨杂盖帽层In。.53Ga().47AS中掺杂的是Si，掺杂Si浓度为lxl019cm—3， N+-In。.53GaQ.47As与栅金属接触为器件制备 提供良好的欧姆接触；所述N型高掺杂盖帽层Ina53Ga。.47AS的厚度为 10纳米。
上述方案中，所述N型高掺杂腐蚀截止层InP，用于将MHEMT 和PIN二极管的外延结构隔开，在湿法腐蚀过程中起到腐蚀截止作用； 该N型高掺杂腐蚀截止层InP的厚度为3纳米。
上述方案中，所述沟道层In。.53Ga。.47As的厚度为15纳米，所述势 垒层Ino.52Al。.48As的厚度为15纳米，所述N型掺杂层In。.53Gao.47As的 厚度为30纳米，所述不掺杂层In ).53Gaa47As的厚度为100纳米，所述 P型掺杂层In。.53Ga。.47As的厚度为30纳米。
(三)有益效果
从上述技术方案可以看出，本发明提供的这种单片集成GaAs基 MHEMT和PIN 二极管材料结构，是在常规GaAs基MHEMT外延结 构的基础上，生长了 N型高掺杂腐蚀截止层InP、 N型掺杂层 In0.53GaQ.47As、不掺杂层Ino.53Gao.47As、 P型掺杂层Ina53GaQ.47As，用来 实现PIN 二极管。所述N型高掺杂腐蚀截止层InP将MHEMT和PIN 二极管隔开，并在湿法腐蚀过程中，起到腐蚀截止作用。MHEMT和 PIN 二极管两部份晶格匹配，不增加外延生长的难度，经过相应的工 艺，可以达到单片集成GaAs基MHEMT和PIN 二极管的目的。
另外，本发明提供的这种单片集成GaAs基MHEMT和PIN 二极 管材料结构，还有利于减小器件尺寸，縮短传输线长度，减少RC延 迟时间。
另外，本发明提供的这种单片集成GaAs基MHEMT和PIN 二极 管材料结构，可以实现更为复杂的电路，例如单片集成MHEMT放大 器和PIN光电二极管。
下面结合附图和实施例对本发明进一步说明 图1是常规GaAs基MHEMT材料结构的示意图；图2是常规PIN 二极管材料结构的示意图3是本发明提供的单片集成GaAs基MHEMT和PIN 二极管材 料结构的示意图4是图3中各外延层的结构参数示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的这种单片集成GaAs基MHEMT和PIN 二极管材料 结构，是在常规GaAs基MHEMT外延结构的基础上，生长了N型高 惨杂腐蚀截止层InP、N型掺杂层In。.53Ga。.47As、不掺杂层InQ.53Ga。.47As、 P型掺杂层InQ.53GaQ.47AS，用来实现PIN 二极管。所述N型高掺杂腐蚀 截止层InP将MHEMT和PIN 二极管隔开，并在湿法腐蚀过程中，起 到腐蚀截止作用。MHEMT和PIN 二极管两部份晶格匹配，不增加外 延生长的难度，经过相应的工艺，可以达到单片集成GaAs基MHEMT 和PIN二极管的目的。
如图1所示，图1是常规GaAs基MHEMT材料结构的示意图。 该结构由在GaAs衬底上依次生长的应变层GaAs、晶格应变层 InxAl,-xAs、沟道下势垒层In。.52Alo.48As、沟道层Ina53GaQ.47As、空间隔 离层InQ.52AlQ.48As、平面掺杂层Si、势垒层In。.52Al。.48As和高掺杂盖帽 层In0.53Ga0.47As构成。
如图2所示，图2是常规PIN二极管材料结构的示意图。该PIN二极 管材料结构由在GaAs衬底上依次生长的应变层GaAs、 N型掺杂层 In0.53GaQ.47As、不掺杂层In。.53Ga。.47As和P型掺杂层In。.53Ga。.47As构成。
如图3所示，图3是本发明提供的单片集成GaAs基MHEMT和 PIN 二极管材料结构的示意图，该结构由GaAs基MHEMT和PIN 二 极管两部分组成，所述GaAs基MHEMT和所述PIN 二极管被N型高 掺杂腐蚀截止层InP隔开；所述GaAs基MHEMT由在GaAs衬底上依 次分子束外延生长的缓冲层GaAs、应变缓冲层InxAl^As、沟道下势 垒层Ino.52Al。.48As、沟道层In。.53Ga。.47As、空间隔离层Ino.52Alo.48As、平面掺杂层、势垒层In。.52Al,As和N型高掺杂盖帽层Ina53Gaa47AS构成； 所述N型高掺杂腐蚀截止层InP在所述N型高掺杂盖帽层In。.53Gaa47As 上分子束外延生长而成；所述PIN 二极管由在N型高掺杂腐蚀截止层 InP上依次分子束外延生长的N型掺杂层InQ.53GaQ.47AS、不掺杂层 In0 53Ga。.47As和P型掺杂层InQ.53Ga。.47As构成。
所述缓冲层GaAs用于为后续外延层的生长提供平整的界面；该缓 冲层GaAs的厚度为300纳米。
所述应变缓冲层InxAl^As用于吸收GaAs衬底与后续外延层之间 因为晶格失配产生的应力，避免产生晶格驰豫；该应变缓冲层InxAl,-xAs 的厚度为1000纳米，In组分x从0渐变至0.52。
所述沟道下势垒层Ina52AlQ.48AS用于为沟道生长提供一个平整的 界面，同时也利用In。.52AlQ.48As/In。.53Gaa47As异质结把2DEG束缚在沟 道内；所述沟道下势垒层In。.52AlQ.48As的厚度为100纳米。
所述空间隔离层In。.52Al,AS用于将施主杂质电离中心和2DEG空 间隔离，减小电离散射作用，保证沟道内2DEG的高电子迁移率；所 述空间隔离层InQ.52Ala48As的厚度为4纳米。
所述平面掺杂层中掺杂的是Si，掺杂剂量为5.0xl012cm—2。
所述N型高掺杂盖帽层InQ.53Gaa47AS中掺杂的是Si，掺杂Si浓度 为lxl019cm—3， N+-In。.53Ga().47AS与栅金属接触为器件制备提供良好的欧 姆接触；所述N型高掺杂盖帽层Ino.53Gao.47As的厚度为10纳米。
所述N型高掺杂腐蚀截止层InP，用于将MHEMT和PIN 二极管 的外延结构隔开，在湿法腐蚀过程中起到腐蚀截止作用；该N型高掺 杂腐蚀截止层InP的厚度为3纳米。
所述沟道层Inas3Ga。.47As的厚度为15纳米，所述势垒层Ino.52Al,As 的厚度为15纳米，所述N型掺杂层Ino.53Gao.47As的厚度为30纳米，所述 不掺杂层In。.53Ga。.47As的厚度为IOO纳米，所述P型掺杂层Ino.53Gao.47As 的厚度为30纳米。
图4示出了图3中各外延层的结构参数。
下面进一步说明本发明提供的这种单片集成GaAs基MHEMT和PIN 二极管材料结构的生长过程。
步骤l、在GaAs衬底上生长300nm的缓冲层GaAs;
步骤2、在缓冲层GaAs上生长1000 nm的应变缓冲层IiVU^As, In组分x从O渐变至0.52;
步骤3、在应变缓冲层InxAl,.xAs上生长100 nm的沟道下势垒层 In0 52Al0.48As;
步骤4、在沟道下势垒层In。.52Al。.4sAs上生长15 nm的沟道层 In0.53Ga0.47As;
步骤5、在沟道层Ina53GaQ.47As上生长4 nm的空间隔离层 In0.52Al0.48As;
步骤6、在空间隔离层InQ.52Al。.48AS上生长平面掺杂层，掺杂Si 的剂量为5.0xl012cm—2;
歩骤7、在平面掺杂层上生长15 nm的势垒层Ina52AlQ.48AS;
步骤8、在势垒层InQ.52AlQ.48AS上生长10 nm N型高掺杂盖帽层 In0 53Ga。.47As，掺杂Si浓度为lxl019cm—3;
步骤9、在N型高掺杂盖帽层Ina53GaQ.47As上生长3 nm N型高掺 杂腐蚀截止层InP;
步骤10、在N型高掺杂腐蚀截止层InP上生长30 nm N型掺杂层 In0.53Ga0.47As;
步骤11、在N型掺杂层Ina53Ga。.47As上生长100 nm不掺杂层 In0.53Ga0.47As;
步骤12、在N型掺杂层Ina53Ga。.47AS上生长30 nm P型掺杂层 In0.53Ga0.47As。
本发明的单片集成GaAs基MHEMT和PIN 二极管的材料结构， 考虑到外延生长和器件性能两方面的实际要求，各层厚度、掺杂剂量 可在一定范围内，根据具体材料和器件指标进行调整。在满足外延生 长可实现的前提下，实现单片集成GaAs基MHEMT和PIN 二极管。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果 进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体 实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围 之内。
权利要求
1、一种单片集成砷化镓GaAs基应变高电子迁移率晶体管MHEMT和PIN二极管材料结构，其特征在于，该结构由GaAs基MHEMT和PIN二极管两部分组成，所述GaAs基MHEMT和所述PIN二极管被N型高掺杂腐蚀截止层InP隔开；所述GaAs基MHEMT由在GaAs衬底上依次分子束外延生长的缓冲层GaAs、应变缓冲层InxAl1-xAs、沟道下势垒层In0.52Al0.48As、沟道层In0.53Ga0.47As、空间隔离层In0.52Al0.48As、平面掺杂层、势垒层In0.52Al0.48As和N型高掺杂盖帽层In0.53Ga0.47As构成；所述N型高掺杂腐蚀截止层InP在所述N型高掺杂盖帽层In0.53Ga0.47As上分子束外延生长而成；所述PIN二极管由在N型高掺杂腐蚀截止层InP上依次分子束外延生长的N型掺杂层In0.53Ga0.47As、不掺杂层In0.53Ga0.47As和P型掺杂层In0.53Ga0.47As构成。
2、 根据权利要求l所述的单片集成GaAs基MHEMT和PIN二极管材 料结构，其特征在于，所述缓冲层GaAs用于为后续外延层的生长提供 平整的界面；该缓冲层GaAs的厚度为300纳米。
3、 根据权利要求l所述的单片集成GaAs基MHEMT和PIN二极管材 料结构，其特征在于，所述应变缓冲层InxAh-xAs用于吸收GaAs衬底与后续外延层之间因为晶格失配产生的应力，避免产生晶格驰豫；该应 变缓冲层InxAli.xAs的厚度为1000纳米，In组分x从0渐变至0.52。
4、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述沟道下势垒层In。.52Al。.48As用于为沟道 生长提供一个平整的界面，同时也利用In。.52Alo.48AS/In。.53Ga。.47As异质 结把2DEG束缚在沟道内；所述沟道下势垒层In。.52AlQ.48As的厚度为 100纳米。
5、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述空间隔离层Ino.52Al,As用于将施主杂 质电离中心和2DEG空间隔离，减小电离散射作用，保证沟道内2DEG的高电子迁移率；所述空间隔离层InQ.52Al。.48As的厚度为4纳米。
6、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述平面掺杂层中掺杂的是Si，掺杂剂量 为5.0xlO'W2。
7、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述N型高掺杂盖帽层InQ.53Gaa47AS中掺 杂的是Si，掺杂Si浓度为lxl019cm—3， N+-Ino.53Ga().47AS与栅金属接触 为器件制备提供良好的欧姆接触;所述N型高掺杂盖帽层In。.53Ga().47AS 的厚度为IO纳米。
8、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述N型高掺杂腐蚀截止层InP，用于将 MHEMT和PIN 二极管的外延结构隔开，在湿法腐蚀过程中起到腐蚀 截止作用；该N型高掺杂腐蚀截止层InP的厚度为3纳米。
9、 根据权利要求1所述的单片集成GaAs基MHEMT和PIN 二极 管材料结构，其特征在于，所述沟道层In。.53Ga().47AS的厚度为15纳米， 所述势垒层In。.52Al。.48As的厚度为15纳米，所述N型掺杂层 In0.53Ga。.47As的厚度为30纳米，所述不掺杂层In。.53Ga。.47As的厚度为 100纳米，所述P型掺杂层Ina53GaQ.47As的厚度为30纳米。
全文摘要
本发明公开了一种单片集成GaAs基MHEMT和PIN二极管材料结构，该结构由GaAs基MHEMT和PIN二极管两部分组成，所述GaAs基MHEMT和所述PIN二极管被N型高掺杂腐蚀截止层InP隔开；所述GaAs基MHEMT由在GaAs衬底上依次分子束外延生长的缓冲层GaAs、应变缓冲层In<sub>x</sub>Al<sub>1-x</sub>As、沟道下势垒层In<sub>0.52</sub>Al<sub>0.48</sub>As、沟道层In<sub>0.53</sub>Ga<sub>0.47</sub>As、空间隔离层In<sub>0.52</sub>Al<sub>0.48</sub>As、平面掺杂层、势垒层In<sub>0.52</sub>Al<sub>0.48</sub>As和N型高掺杂盖帽层In<sub>0.53</sub>Ga<sub>0.47</sub>As构成；所述N型高掺杂腐蚀截止层InP在所述N型高掺杂盖帽层In<sub>0.53</sub>Ga<sub>0.47</sub>As上分子束外延生长而成；所述PIN二极管由在N型高掺杂腐蚀截止层InP上依次分子束外延生长的N型掺杂层In<sub>0.53</sub>Ga<sub>0.47</sub>As、不掺杂层In<sub>0.53</sub>Ga<sub>0.47</sub>As和P型掺杂层In<sub>0.53</sub>Ga<sub>0.47</sub>As构成。本发明将GaAs基MHEMT和PIN二极管集成在同一块衬底上，实现单片集成GaAs基MHEMT和PIN二极管。
文档编号H01L27/06GK101447484SQ20071017831
公开日2009年6月3日 申请日期2007年11月28日 优先权日2007年11月28日
发明者叶甜春, 张海英, 徐静波 申请人:中国科学院微电子研究所