专利名称：电感/变压器及其制作方法
技术领域：
本发明有关于一种电感/变压器及其制作方法，尤其设计一种主要以一模 拟器对电感/变压器的电感值、品质因数及共振频率进行模拟的电感/变压器的 制作方法及根据该制作方法制造的电感/变压器。
背景技术：
随着无线通讯装置的广泛使用，使得业界不断对射频集成电路(RFIC)的设 计及制造进行改进，例如縮小射频集成电路的面积并提高产品成品率等。射频 集成电路内部除了晶体管的使用之外，往往还存在有各种不同的被动元件，尤 其以电感为最常使用的被动元件，例如射频集成电路内部的过滤器(filter)、放 大器等器件都必须使用到电感。
电感本身的品质因数(Q值，quality factor)、电感值及共振频率皆会对电路 的设计及制作造成影响，例如具有高Q值的电感可以提供电路较好的特性， 而电感的共振频率则会对电感值及Q值造成影响。因此当电路上有使用到电 感时，设计者必须依照电路的需求而将电感的Q值、电感值及共振频率限制 在一特定的范围之内。
现有技术中，电感真正的Q值、电感值及共振频率往往是以实际测量的 方式取得，例如依照设计者本身的经验制造大量不同的电感，并对制造的电感 进行电性测量及分析，以取得电感实际的Q值、电感值及共振频率，而后再 依据实际测量的电感的Q值、电感值及共振频率选择适当的电感。
通过上述的方式虽然可以取得电感真正的Q值、电感值及共振频率，但 是大量的制作电感并依序进行测量不仅会造成制造时间的增加，同时亦会提高 制造的成本。此外，为了使得电感可以提供电路较好的特性，往往会通过电感 内金属层厚度的增加以提高电感的Q值。然而当所需金属层厚度太大时，则 会造成无法以 一般逻辑电路的制造方式进行电感的设置。
发明内容
本发明的主要目的，在于提供一种电感/变压器的制作方法，主要以模拟 器对电感/变压器的电感值、品质因数及共振频率进行分析，并合成产生至少 一组第一导电层及导电层的面积、导电层数、线宽、圈数或线距，以控制第一 导电层及导电层的厚度小于1微米。
本发明的次要目的，在于提供一种电感/变压器的制作方法，主要是以蒙
地卡罗模拟法(Monte Carlo Approach)对实际制作的电感/变压器进行工艺变异 统计分析，并以工艺变异统计分析的结果对几何尺寸进行调整以提高制造的成 品率。
本发明的又一目的，在于提供一种电感/变压器，其中电感/变压器的第一 导电层及导电层的厚度皆小于1微米，并可以一般逻辑电路的工艺完成电感/ 变压器的设置。
本发明的又一目的，在于提供一种电感/变压器，其中电感/变压器的基底 上设置有一遮蔽单元，借此将可有效降低基板损失(Substmte loss)。
本发明的又一目的，在于提供一种电感/变压器，可通过最经济通用的逻 辑电路工艺来整合射频及高密度数字电路并成为系统单芯片(SoC， System on Chip)。
本发明的又一目的，在于提供一种电感/变压器，可针对半导体工艺变异、 封装材料变异及系统级封装(SiP， System in Package)中电感/变压器所在的硅芯 片上方层叠设有其他硅芯片的情况，进行工艺变异分析以产生一工艺变异分析 的结果。
为实现上述目的，本发明提供一种电感/变压器的制作方法，电感/变压器 包括有至少一导电层及一第一导电层的层叠，其中电感/变压器的制作方法包 括有以下步骤输入电感/变压器的电感值、品质因数及共振频率至一模拟器； 模拟器对电感/变压器的电感值、品质因数及共振频率进行分析，并合成产生 至少一组第一导电层及导电层的面积、导电层数、线宽、圈数或线距；依据合 成产生的面积、导电层数、线宽、圈数或线距，制作电感/变压器；以一蒙地 卡罗模拟法(Monte Carlo Approach)对制作的电感/变压器进行工艺变异统计分 析，并产生一工艺变异统计分析的结果；及依据工艺变异统计分析的结果，调 整工艺中第一导电层及导电层的面积、导电层数、线宽、圈数或线距。
5此外，本发明尚提供一种电感/变压器，主要包括有 一基板；至少一导 电层，设置于基板上；及一第一导电层，以层叠方式设置在导电层上，且导电 层及第一导电层的厚度皆小于1微米。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的 详细说明与附图，然而所附附图仅提供参考与说明，并非用来对本发明加以限 制。
图1A及图1B分别为本发明电感/变压器一较佳实施例的剖面图及俯视
图2为本发明电感/变压器一较佳实施例的制作流程图； 图3为本发明电感/变压器又一实施例的剖面图； 图4为本发明电感/变压器的遮蔽单元的俯视图； 图5为本发明电感/变压器的遮蔽单元的俯视图； 图6为本发明电感/变压器又一实施例的构造示意图 图7为本发明电感/变压器又一实施例的构造示意图。
其中，附图标记
10电感/变压器
11基板13导电层
131第二导电层133第三导电层
135第四导电层14介电层
15第一导电层
30电感/变压器
31基板37遮蔽单元
371隔离沟渠373P井区
375N井区377金属区块
40电感/变压器
42第一导电区块43导电层
431第二导电层433第三导电层435 第四导电层 44 第二导电区块
45 第一导电层
具体实施例方式
请参阅图1A、图1B及图2，分别为本发明电感/变压器一较佳实施例的 剖面图、俯视图及制作流程图。如图所示，本发明所述的电感/变压器10包括 有一基板ll、至少一导电层13及一第一导电层15，其中导电层13设置于基 板11上，而第一导电层15则以层叠方式设置在导电层13上，且导电层13 及第一导电层15的厚度(H1/H2)皆小于1微米(n m)。
导电层13与第一导电层15之间设置有一介电层14，当导电层13的数量 为多个时，在相邻的导电层13之间亦设置有介电层14，例如导电层13包括 有第二导电层131、第三导电层133及第四导电层135，并于各个导电层 131/133/135之间设置有介电层14。在实际应用时导电层13可与第一导电层 15电性连接，而各个导电层13亦可进行电性连接，例如导电层13可与第一 导电层15以串联或并联的方式进行连接，当然各个导电层13之间亦可以串联 或并联方式连接。
在进行电感/变压器10的制作时，使用者可以对电感/变压器10的第一导 电层15及导电层13的相关条件进行改变，以取得电路需要的电感/变压器10 的电感值、品质因数(Q值，quality factor)及共振频率FSR。在本发明实施例中 主要是控制导电层13及第一导电层15的面积大小(X，Y)、导电层数(L)、宽度 (W)、圈数(T)及/或线距(S)，使得电感/变压器10的电感值、Q值及共振频率 F^落在预设的范围当中，其中导电层数(L)为导电层13及第一导电层15数量 的总和。
在实际应用时使用者可依据电路的需要选择电感/变压器10的电感值、Q 值及共振频率FSR，并将电感/变压器10的电感值、Q值及共振频率FsR输入一 模拟器，例如模拟器包括有一软件程序，并将电感值、Q值及共振频率FsR输 入该软件程序中，如步骤21所示。
模拟器将会对输入的电感值、Q值及共振频率F犯进行分析，并合成 (synthesis)产生至少一组导电层13及第一导电层15的面积(X，Y)、导电层数(L)、 线宽(W)、圈数(T)及域线距(S)，如步骤23所示。在完成步骤23之后，使用者便可以依据合成产生的导电层13及第一导电层15的面积(X,Y)、导电层数 (L)、线宽(W)、圈数(T)及/或线距(S)，进行电感/变压器10的制作，例如以上 述的条件设置导电层13及第一导电层15，如步骤25所示。
通过上述的方法将可以选择适当的面积(X,Y)、导电层数(L)、线宽(W)、 圈数(T)及/或线距(S)，完成电感/变压器10的设置，并控制导电层13及第一导 电层15的厚度小于1微米。例如使得第二导电层131的厚度H2及第一导电 层15的厚度Hl皆小于1微米，借此将可以通过一般逻辑电路通用的薄金属 半导体工艺完成高Q值以及高电感值的电感/变压器10的设置，当然亦可使得 第一导电层15厚度略大于其他导电层13厚度，例如第一导电层15的厚度Hl 略大于第二导电层131的厚度H2。
在进行电感/变压器10的设置时，可搭配蒙地卡罗模拟法(Monte-Carlo simulation)对实际制作的电感凌压器10进行工艺变异统计分析，例如以蒙地 卡罗模拟法对电感/变压器10的电感值、Q值及共振频率F^进行工艺变异统 计分析，并产生一工艺变异统计分析的结果，以得知实际制作的电感/变压器 IO的电感值、Q值及共振频率F^的分布情形，如步骤27所示。
在取得电感/变压器10的工艺变异统计分析的结果后，可进一步对电感/ 变压器10的工艺条件进行调整，例如由电感值、Q值及共振频率FsK的分布 情形，对工艺中导电层13及第一导电层15的面积(X，Y)、导电层数(L)、线宽 (W)、圈数(T)及/或线距(S)进行调整，以提高电感/变压器10的工艺成品率， 如步骤29所示。
使用者将所需的电感/变压器10的电感值、Q值及共振频率FsK输入模拟 器后，模拟器可依据输入的参数产生多组导电层13及第一导电层15的面积 (X,Y)、导电层数(L)、线宽(W)、圈数(T)及/或线距(S)，而使用者可从中选择一 组可与电路相互搭配的面积(X，Y)、导电层数(L)、线宽(W)、圈数(T)及/或线距 (S)。
本发明所述的模拟器包括有一软件程序及一数据库(Database)，例如建立 大量的面积(X,Y)、导电层数(L)、线宽(W)、圈数(T)及/或线距(S)与电感值、Q 值及共振频率FsK之间的关系，以形成完整的数据库，并通过软件程序将使用 者所输入的条件与数据库进行比对，借此找出相符合的面积(X,Y)、导电层数上述工艺变异统计分析的结果，借此将更有利提高使用上的便利性。
请参阅图3，为本发明电感/变压器又一实施例的剖面图。如图所示，电感
/变压器30包括有一基板31、导电层13及第一导电层15，且导电层13及第 一导电层15的厚度(H1/H2)皆小于1微米，其中基板31上设置有一遮蔽单元 (Floating Pattern Shield)37，借此将可降低基板损失(Substmte Loss)并有利于提 高电感/变压器30的Q值。
遮蔽单元37的设置主要是在基板31表面形成一图案化的结构，使得基板 31表面被区分为多个不连续的区块，借此将可降低基板31上形成的涡电流 (Eddy Current),并减小电感/变压器30的能量损失(Energy Loss),而有利于Q 值的提高。
遮蔽单元37可以是任意的几何形状，在本发明一实施例中遮蔽单元37 包括有多个隔离沟渠(trench isolation)371及/或p/n结(floating p/n junction),如 图4所示，例如在P井区373及N井区375之间设置隔离沟渠371，其中P 井区373亦可以是P+; N井区375亦可以是N+或N深井区；而隔离沟渠371 则可以是氧化硅(silicon dioxide)。在另一实施例中遮蔽单元37则包括有多个金 属区块(floating metal poles)377，如图5所示，借此基板31上所产生的涡电流 将会集中在金属区块377上，以降低涡电流的路径及影响。
请参阅图6及图7，分别为本发明电感/变压器又一实施例的构造示意图。 电感/变压器40包括有一第一导电层45及至少一导电层43，且第一导电层45 与导电层43的形状相近，例如导电层43包括有一第二导电层431、 一第三导 电层433及一第四导电层435，且第一导电层45、第二导电层43K第三导电 层433及第四导电层435的厚度皆小于1微米，并可以对第一导电层45、第 二导电层431、第三导电层433及第四导电层435之间的连接关系进行改变， 以调整电感/变压器40的特性。
例如第一导电层45与第二导电层431并联，并形成一第一导电区块42, 而第三导电层433与第四导电层435并联，并形成一第一导电区块44，且第 一导电区块42串联第二导电区块44，如图6所示。当然亦可使得第一导电层 45、第二导电层431、第三导电层433及第四导电层435串联，如图7所示。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但
9当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1. 一种电感/变压器的制作方法，该电感/变压器包括有至少一导电层及一第一导电层的层叠，其特征在于，该电感/变压器的制作方法包括有以下步骤输入该电感/变压器的电感值、品质因数及共振频率至一模拟器；该模拟器对该电感/变压器的电感值、品质因数及共振频率进行分析，并合成产生至少一组该第一导电层及该导电层的面积、导电层数、线宽、圈数或线距；依据合成产生的面积、导电层数、线宽、圈数或线距制作该电感/变压器；以一蒙地卡罗模拟法对制作的电感/变压器进行工艺变异统计分析，并产生一工艺变异统计分析的结果；及依据该工艺变异统计分析的结果，调整工艺中第一导电层及导电层的面积、导电层数、线宽、圈数或线距。
2. 根据权利要求1所述的制作方法，其特征在于，包括有以下步骤 以该蒙地卡罗模拟法进行工艺变异统计分析，并取得该电感/变压器的电感值、品质因数及共振频率的分布。
3. 根据权利要求2所述的制作方法，其特征在于，包括有以下步骤 以该电感/变压器的电感值、品质因数及共振频率的分布，对工艺中第一导电层及导电层的面积、导电层数、线宽、圈数或线距进行调整。
4. 根据权利要求1所述的制作方法，其特征在于，该数据库包括有一软 件程序及一数据库。
5. 根据权利要求4所述的制作方法，其特征在于，该数据库包括该工艺 变异统计分析的结果。
6. 根据权利要求1所述的制作方法，其特征在于，该模拟器推算出多组 该第一导电层及该导电层的面积、导电层数、线宽、圈数或线距。
7. 根据权利要求1所述的制作方法，其特征在于，该第一导电层及该导 电层的厚度皆小于l微米。
8. —种根据权利要求l所述的制作方法所制造的电感/变压器，其特征在 于，主要包括有一基板；至少一导电层，设置于该基板上；及一第一导电层，以层叠方式设置在该导电层上，且该导电层及该第一导电层的厚度皆小于1微米。
9. 根据权利要求8所述的电感/变压器，其特征在于，该导电层及该第一 导电层之间设置有一介电层。
10. 根据权利要求9所述的电感/变压器，其特征在于，该导电层与该第 一导电层电性连接。
11. 根据权利要求8所述的电感/变压器，其特征在于，该导电层的数目 为多个，且相邻的导电层之间设置有一介电层。
12. 根据权利要求ll所述的电感/变压器，其特征在于，各个导电层电性 连接。
13. 根据权利要求8所述的电感/变压器，其特征在于，该第一导电层及 该导电层具有相近的形状。
14. 根据权利要求8所述的电感/变压器，其特征在于，该基板上设置有 一遮蔽单元。
15. 根据权利要求14所述的电感/变压器，其特征在于，该遮蔽单元包括 有多个金属区块或多个隔离沟渠。
16. 根据权利要求15所述的电感/变压器，其特征在于，该遮蔽单元包括 有N+、 P+、 N井区、P井区或N深井区所。
17. 根据权利要求8所述的电感/变压器，其特征在于，该导电层包括有 一第二导电层、 一第三导电层及一第四导电层。
18. 根据权利要求17所述的电感/变压器，其特征在于，该第一导电层与 该第二导电层并联，并形成一第一导电区块；而该第三导电层与该第四导电层 并联，并形成一第二导电区块，且该第一导电区块串联该第二导电区块。
19. 根据权利要求17所述的电感/变压器，其特征在于，该第一导电层串 联该第二导电层、该第三导电层及该第四导电层。
20. 根据权利要求8所述的电感/变压器，其特征在于，该第一导电层的 厚度略大于该导电层的厚度。
全文摘要
本发明有关于一种电感/变压器及其制作方法，主要以一模拟器对电感/变压器的电感值、品质因数及共振频率进行模拟，并合成产生至少一组第一导电层及导电层的面积、导电层数、线宽、圈数或线距，以进行电感/变压器的制作，而后再以蒙地卡罗模拟法对制作的第一导电层及导电层的面积、导电层数、线宽、圈数或线距进行工艺变异统计分析，并依据工艺变异统计分析的结果对电感/变压器的几何尺寸进行修正，借此将可以用一般逻辑电路的工艺进行电感/变压器的设置，并实现整合射频与高密度数字电路成为系统单芯片。
文档编号H01F41/00GK101452761SQ20081021567
公开日2009年6月10日 申请日期2008年9月12日 优先权日2007年11月5日
发明者曾国育, 陈升佑 申请人:络达科技股份有限公司