专利名称：：具有减少的反向电流的结型二极管的制作方法具有减少的反向电流的结型二极管相关申请本申请要求2007年6月19日提交的美国专利申请第11/765，254号的权益，在此通过引用将其全部并入本文。本申请与2007年6月19日提交的Hermer的美国专利申请第11/765，269号"HighlyScalableThinFilmTransistor(高可伸縮性薄膜二极管)"相关，在此通过引用将其全部并入本文。
背景技术：
：本申请涉及包含半导体合金的结型二极管。如在2002年12月19日提交的Hermer等人的美国专利申请第10/326，470号"AnImprovedMethodforMakingHighDensityNonvolatileMemory"(在下文中称为'470申请，且在此通过引用并入本文)中，一些器件使用垂直定向的半导体结型二极管。掺杂剂(dopant)类型和水平在二极管中可以不同，但是整体二极管由单一半导体或半导体合金形成。本发明寻求制备结型二极管以提高器件性能的其它方法。一般而言，硅-锗二极管可以提供比在'470申请中教导的相当的硅二极管更高的正向电流和反向电流。优选的是使反向电流最小化和使正向电流最大化。
发明内容本发明由随附的权利要求限定，并且本部分中任何内容都不应被视为是对这些权利要求的限制。一般而言，本发明涉及对由硅-锗合金形成的无定形膜进行退火的方法。更具体地，本发明涉及制造SihxGex的p-i-n二极管的方法。这种二极管可以用于存储单元，例如，用于单片三维存储器阵歹ll(monolithicthreedimensionalmemoryarray)。本发明的第一方面提供一种形成p-n结二极管的方法，所述方法包括1)形成半导体柱，所述柱包含硅和锗的非晶合金；b)在第一温度下加热所述柱至少30分钟；和c)在第二温度下加热所述柱大约120秒或更少，其中第二温度高于第一温度。本发明的实施方式提供一种形成单片三维存储器阵列的方法，所述方法包括a)形成包含Si卜xGex的半导体柱，其中x在0.01和0.99之间；b)在大约43(TC至大约700°C的第一温度下加热所述柱大约60分钟与大约24小时之间；并且然后c)在大约55(TC至大约85(TC的第二温度下加热所述柱长达约120秒。单片三维存储器阵列包括在衬底上方单片形成的第一存储器级(memorylevel)和在所述第一存储器级上方单片形成的第二存储器级。本发明的另一方面提供一种形成p-i-n二极管的方法，所述方法包括下列连续步骤a)首先形成非晶半导体柱，所述柱包含硅和锗的合金；b)然后在第一温度下加热所述柱至少30分钟；和c)然后在高于第一温度的第二温度下加热所述柱不超过120秒。本发明的另一实施方式提供一种形成单片三维存储器阵列的方法，所述方法包括a)形成非晶半导体柱，所述柱包括硅和锗的合金；b)在第一温度下加热所述柱至少30分钟；和c)在高于所述合金的第一温度的第二温度下加热所述柱不超过120秒，该单片三维存储器阵列包括在衬底上方单片形成的第一存储器级和在所述第一存储器级上方单片形成的第二存储器级。本文中描述的本发明的每一个方面和实施方式都可以单独应用或彼此组合应用。现在参考附图对优选的方面和实施方式进行描述。附图简述图1是包括设置在顶部导体和底部导体之间的垂直定向结型二极管的存储单元的透视图。图2A-2D是结型二极管的可能的电配置的横截面视图。图3是部分结型二极管的横截面视图。图4A和图4B是说明形成根据本发明的存储单元的横截面视图。图5是显示Si卜xGex合金沉积期间的结晶转变温度(crystallizationtransitiontemperatures)的图。图6是显示用单一退火使非晶Si卜xGex合金结晶所需的退火时间和温度的图。图7是显示与单一退火步骤相比，本发明退火顺序的反向电流与电压数据之间的关系的图表。图8是显示利用本发明退火顺序的存储单元中的电流以及仅利用单一退火步骤的存储单元中的电流的概率图。发明详述半导体结型二极管——例如p-n二极管或p-i-n二极管——已经与介电反熔断器层(antifuselayer)配对以形成例如在'470申请中描述的单片三维存储器阵列中的存储单元。术语"结型二极管"在本文中指的是具有在一个方向上比另一个方向上更易于导电的特性的半导体器件，其具有两个终端电极并且是由在一个电极处为P型而在另一个电极处为n型的半导体材料制成的。示例包括p-n二极管和p-i-n二极管，所述p-n二极管具有接触的P型半导体材料和n型半导体材料，而在p-i-n二极管中，本征(未掺杂的)半导体材料被插入到P型半导体材料和n型半导体材料之间。本申请的优选存储单元包括设置在导体之间的垂直定向的结型二极管；在一些实施方式中，所述单元将进一步具有介电反熔断器层，所述介电反熔断器层被插入到结型二极管和导体之一的中间。根据本发明的存储单元2示于图1中。第一导体20优选地包括氮化钛层4和钨层6。结型二极管30在任选的氮化钛势垒层8上形成，并且包括第一传导类型的重掺杂半导体层10、为未掺杂半导体材料或轻掺杂半导体材料的层12以及第二传导类型的重掺杂半导体层14。薄的二氧化硅反熔断器层16可以在结型二极管30的顶部形成。第二导体40优选地包括氮化钛层18和钨层22。当反熔断器层16未经触动时，存储单元2没有被编程。为了将所述单元编程，足以引起反熔断器材料击穿的电压被施加到反熔断器层16的两侧。有利的是使未编程单元与已编程单元之间的电流差异最大化。—般而言，本申请的二极管可以采用如图2A-2D中所述的四种基本构造之一。顶部和底部区域总是重掺杂的并且具有相反的传导类型或者底部区域是N+型而顶部区域是P+型，或者底部区域是P+型而顶部区域是N+型。这些重掺杂区域提供了与邻近导体的良好欧姆接触。中间的轻掺杂区域或本征区域被插入在顶部和底部重掺杂区域之间并且与顶部和底部重掺杂区域接触。即使当该区域在无有意掺杂的情况下被沉积时，其总是表现得好像其是稍微的n-型或p-型，这可能是由于污染物或缺陷导致的。因而，通过掺杂剂类型和浓度确定的四种电配置是底部为P+型，中间为N-型，顶部为N+型(图2A中所示)；底部为P+型，中间为P-型，顶部为N+型(图2B中所示)；底部为N+型，中间为N-型，顶部为P+型(图2C中所示)；以及底部为N+型，中间为P-型，顶部为P+型(图2D中所示)。相同二极管的变体在'470申请和Petti等人的美国专利第6，946，719号"SemiconductorDeviceIncludingJunctionDiodeContactingContact-AntifuseUnitComprisingSuicide"(下文中称为'719专利，在此通过引用并入本文)中被描述。在'470申请和'719专利中使用了不同的术语底部为P+型、中间为N-型和顶部为N+型的二极管可以被描述为具有N+型欧姆接触的P+N-二极管或被描述为p-i-n二极管(N部分在无有意掺杂的情况下被沉积)。这些二极管是相同的，而差异纯粹是语义上的。术语"结型二极管"希望被包括在内。在本发明中，硅-锗合金形成二极管的全部三个区域。合金中硅与锗的比率在整个二极管中可以是恒定的，或在不同的部分可以不同。在锗中的载流子迁移率高于硅中的载流子迁移率；因而，当使用这种锗合金时，对于相同的电势来说，正向电流较高。硅_锗合金是本申请的主题。硅和锗是完全可混合的，并且可以以任何例掺合。所产生的合金的传导特性倾向于在纯硅和纯锗的传导特性之间；因而，SiusGeu合金(其为原子百分数为80%(80at%)的硅和原子百分数为20%(20at%)的Ge)将具有比纯硅稍微高的载流子迁移率。增加锗含量至例如SiwGew将会进一步提高载流子迁移率，然而仍然不能达到纯锗的载流子迁移率。n型和p-型掺杂剂通常被加入到用于半导体器件的半导体中以增加半导体的传导率。应用锗的额外困难是，与硅相比，锗中n型掺杂剂(例如，磷)具有相对高的扩散率。转到图3，如果二极管以锗形成，该锗具有邻近区域72的重掺杂n型区域70，区域72具有不同的掺杂剂浓度，例如为轻掺杂区域或本征区域，那么存在着随后暴露于高温将使重掺杂区域70中的掺杂剂扩散到轻掺杂区域72中的危险，这显著地减轻期望的掺杂浓度差异并且危及器件。当用于形成二极管时，硅和锗的合金可以提供比硅更高的正向和反向电流。期望的是使反向电流最小化而使正向电流最大化。但是，当二极管由硅-锗合金形成时，在反向偏压下穿过二极管的较高的泄漏电流是不希望有的。如下所述，已经发现本发明的两步退火次序使处于反向偏压下的反向泄漏电流最小化，同时使Si卜,Ge,二极管的正向电流最大化。将会给出本发明的几个实施方式的示例。将会提供关于材料、工艺步骤和尺寸的详细信息，但是对于本领域技术人员来说显而易见的是，这些详细信息中的许多信息可以被修改、添加或省略，而结果落在本发明的范围之内。此处以图示说明的方式描述的一些方法和细节在'470申请中被更充分描述。有用的信息也将在Hemer等人的美国专利第7，224，013号"JunctionDiodeComprisingVaryingSemiconductorCompositions"(下文中称为'013专利，并且因此通过弓l用并入本文)中发现。为简单起见，不是所有的'470申请和'013专利细节都在本说明书中再现，但是不希望将这些申请的教导排除在外。转向图4A，和在'470申请中一样，存储器级(memorylevel)的形成开始。加工开始于适合的衬底(例如，单晶硅衬底)；介电层通常在衬底上方形成。衬底和介电层未被示出。沉积氮化钛24和钨26的层，然后进行图案化并蚀刻以形成基本上平行的导体，其显示为延伸穿过纸页。介电填充物(未示出)被沉积在导体之间和导体之上，然后被平坦化，例如，通过化学机械抛光(chemical-mechanicalpolishing(CMP))或回蚀(etchback)以暴露导体的钨26。接着，优选为氮化钛的薄的势垒层28任选地在导体和填充物上形成。该势垒层防止在导体的钨和待沉积在其上的半导体之间发生反应。接着，非晶半导体材料被沉积，这将最终形成垂直定向的柱形二极管。如先前指出的，这种二极管可以采用四种电配置之一。为简单起见，本说明书将只讨论一种底部为n+型，中间为本征型，顶部为p+型。取决于沉积条件，在某些实施方式中，本征硅-锗可以表现得好像是轻n型掺杂的。应当理解，四种电配置中的任一种可以通过选择适当的掺杂剂类型和浓度来制造。一般而言，P型掺杂剂提高结晶。在本发明中，当膜为轻n型或p型掺杂，或重n型掺杂时，选择沉积温度，所述温度足够低以沉积非晶半导体膜。重p型原位掺杂的硅、硅-锗或锗在沉积时倾向于是多晶的，即使在低沉积温度下也是如此。以非晶状态沉积的半导体膜需要进行随后的热退火以完成结晶。在本实施例中，本发明中的第一层硅_锗掺杂有n型掺杂剂，如锑、砷或磷。在本实施例中，大约100埃至大约800埃的第一层32，例如，掺杂有磷的大约200埃的原位Si。.8Ge。.2被沉积以形成n型硅_锗层，其在沉积时完全或主要是非晶的。该第一层32优选是重掺杂的，掺杂剂浓度为大约1X1019至大约2X1021个原子/cm3，优选大约8X102°个原子/cm3。任何常规的源气体可以被流动以提供硅和锗原子，例如SiH4、Si2H6或二氯硅烷以提供硅，以及GeH4以提供锗。一般而言，在Si^,Ge,层的制备中，确切的组成(composition)是沉积温度和源气体浓度的函数。因此，GeH4/(SiH4+GeH4)比率(在一个实施例中)的范围可以是0.02至0.5，并且源气体可以在本文中讨论的温度范围内的温度下流动。本领域技术人员将会意识到，在不同温度下不同时间长度内，不同的流速和组成将会影响被生长和退火的层的厚度和组成。层32也可能被沉积而无掺杂，在此种情况下，其将会如所期望的那样是非晶的，并且随后通过离子注入来掺杂。接下来，大约3300埃的本征Si。.8Ge。.2被沉积以形成层34。二极管的该区域没有沉积额外的掺杂剂，并且一般将表现得好像是轻微的n型。如果需要，该区域可以稍微地掺杂n型掺杂剂。虽然在本实施例中SiH4和GeH4被用作源气体，但是任何常规的源气体都可以被流动以提供锗原子。多达大约600埃的硅-锗将通过随后的平坦化步骤除去。结果是Si。.8Ge。.2叠层(stack)。使用常规的光刻法和蚀刻技术对包括层34和327的该叠层进行图案化和蚀刻，以形成由间隙隔开的多个均匀间隔的基本上垂直的柱。每个柱被基本设置在下面的导体上。可以容许某些未对准。在柱之间的间隙用沉积在柱之间和柱之上的介电材料38填充。通过例如CMP或回蚀进行平坦化以暴露柱的顶部。在平坦化之后用P型掺杂剂进行离子注入，以对柱顶部的硅进行重掺杂，产生重掺杂区域36，该重掺杂区域可以是大约100埃至大约800埃厚，例如大约200埃厚。在其它实施方式中，柱的顶部区域可以在沉积期间被原位掺杂p型掺杂剂，而不是通过注入进行掺杂。图4A示出了此刻的结构。如在2004年9月29日提交的Herner等人的美国专利申请第10/955，549号"NonvolatileMemoryCellWithoutaDielectricAntifuseHavingHigh-andLow-ImpedanceStates"和在2005年1月8日提交的Herner等人的美国专利申请第11/148,530号"NonvolatileMemoryCellOperatingbyIncreasingOrderinPolycrystallineSemiconductorMaterial"(在此通过弓l用将两者并入本文)中描述的，刚才描述的半导体二极管由处于初始高阻抗状态的半导体材料形成。当被施加编程电压时，二极管的半导体材料被转变成低阻抗状态。因此，二极管的硅-锗在结晶后形成时基本上不具有传导性，并且通过随后的编程脉冲将转变成低阻抗状态。半导体材料中由高阻抗到低阻抗状态的这种改变可以作为存储单元的基础，并且因此介电切断反熔断器层(dielectricruptureantifuselayer)的形成是任选的。而在待形成的底部导体和顶部导体之间应用编程电压将会引起反熔断器层(如果存在的话)的介质切断，并且会将二极管的多晶硅_锗转变成低阻抗状态。如果要形成反熔丝，则其应该在此刻形成，优选地通过在足够低以避免使二极管的区域32、34和36的硅-锗结晶的温度下沉积形成。介质切断反熔断器层可以是沉积的电介质如Hf02层。例如，11)2可以在30(TC下沉积，这使所有的层保持非晶状态并且限制掺杂剂扩散，从而保持未掺杂区域34的厚度并限制反向泄漏。可选地，较高介电的反熔丝膜在构成二极管的硅_锗沉积之前被沉积。继续图4B，粘附层48被沉积，其优选为200埃的导电材料，如氮化钛。可以用氮化钽、氮化钨、钽或钛钨代替氮化钛。在图4B中，任选的介电切断反熔断器层未示出。适当的厚度，例如大约1700埃的鸨50被沉积在氮化钛层48上，然后所述鸨和氮化钛层被图案化并蚀刻以形成基本平行的均匀间隔的第二导体。该第二导体优选地基本上垂直于第一导体。结型二极管优选在其下面的第一导体和在其上的第二导体的垂直伸出部分的相交处对准，但是可以容许一些未对准。第一(底部)导体、结型二极管和第二(顶部)导体形成第一存储器级。另一存储器级可以在该第一存储器级上方单片形成。例如，第二级结型二极管可以在第二导体上形成。第三导体可以在第二级结型二极管上形成，以完成第二存储器级。第三导体将优选地在与第一导体的方向基本相同的方向上延伸。第二导体充当第一存储器级的顶部导体和第二存储器级的底部导体。可以利用加工以形成额外的存储器级。可选地，在其它实施方式中，导体可以不共用，而层间电介质可以分隔开相邻的存储器级。在刚才描述的实施例中，层32、34和36的硅-锗基本上为非晶沉积，并且必须在较高的温度下退火以使其结晶。结晶退火优选地在所有存储器级的加工完成之后进行。高温退火可能具有不利的副作用，包括不必要的掺杂剂扩散，以及例如在加热和冷却时由不同材料的不同膨胀和收縮引起的金属或二氧化硅层或元件的剥落。锗或硅-锗合金区域相比仅有硅的区域将在更低的温度下结晶。这在图5中图解示出，其中示出了在硅-锗层的沉积中从非晶(o)至部分结晶(x)的转变温度随着Si卜xG中的锗含量增加而降低。图6显示出，对于给定的时间段，当进行退火以获得所有非晶Si^xGex器件的完全结晶时所需的温度随着锗含量增加而降低。因此，可以看出，增加硅-锗合金中的锗含量降低了合金结晶发生的温度。然而，锗的加入通常也增加了在正向和反向偏压下通过二极管的电流。对于存储单元，优选的是使编程电流和未编程电流之间的差异最大化。这样的差异允许单元的编程电流和未编程电流是可靠地可区别的，并且为制造和操作中的变化提供了尽可能宽的余地。明显地，编程电流和未编程电流之间的较大差异使得单元状态的可靠感知变得更容易。也非常期望这些存储单元具有低的反向偏压泄漏，以在对大的阵列编程时最小化所需的电流。本发明的一些方面提供了两步退火方法，与一步退火相比，所述两步退火方法导致反向偏压电流减小。p-i-n二极管的硅_锗以非晶状态沉积并且然后通过这种两步退火方法结晶。p-i-n二极管经受第一较低温度一段较长的时间，然后在较高温度下进行短时间加热。图7中示出了经受一步或两步结晶退火的垂直SiGe二极管的电流-电压曲线。与在一步退火(曲线C)中退火的二极管相比，在两步退火中退火的二极管显示出具有较低的反向电流和较高的正向电流(曲线D)。图7显示出，将D(两步退火)和C(一步退火)的退火顺序相比，所产生的电流泄漏被最小化而正向电流被最大化。可以看到，在负电压(二极管在反向偏压下)下，对于通过本发明的两步退火而结晶的二极管而言，不期望的反向电流D较低，而在正电压(二极管在正向偏压下)下，对于通过两步退火而结晶的二极管而言，正向电流D较高。虽然不希望被任何一种理论所束缚，但是据信两步退火中的第一次退火(其是长时间的较低温度的熔炉退火)缓慢地使非晶硅-锗结晶。与快速的结晶速率相比，结果是形成较大的硅_锗晶粒。缓慢的结晶退火导致较少的核化位点，因而核化晶粒在接触邻近的晶粒之前可以长得更大。晶粒间界是能够增加二极管的反向泄漏的缺陷位点，因此越大的晶粒越好。第二次退火(其是短时间的较高温度的熔炉退火)降低了内部晶粒缺陷如微孪晶(microtwins)的密度，这些内部晶粒缺陷是已知的电活性缺陷。这种两步退火应该使反向泄漏的两个促进因子(contributor)即晶界缺陷和晶粒内缺陷最小化，所述缺陷可增加二极管的反向泄漏，并且因此减少反向泄漏同时维持高的正向电流。许多由Si。.8Ge。.2柱制成的非晶二极管经受各种结晶退火，并且测量了在_6.5伏特下的反向电流和在+2伏特下的正向电流。图8是这些测量的概率图。下列退火条件在样品1、2和3上使用反向电流正向电流退火条件l.HE700°C60秒钟2.IF670°C60分钟3.JG670°C60分钟禾口800°C15秒。图8以绘图E、F和G描绘了在施加2伏特的读数电压时编程二极管的样品1、2和3的正向电流，并且以绘图H、I和J描绘了同样的三个样品的反向电流。可以看到，对于样品3(经受两步退火的二极管)，正向电流和反向电流之间的差别被最大化。如图8所示，与一步退火相比，在两步退火的情况下，反向电流被最小化而正向电流被最大化。使用本发明的退火方法，对SipxGex柱(其中x在0.01和0.99之间)的最初加热步骤应该为在大约35(TC至大约625t:下加热至少30分钟至48小时的时间段，并且优选1小时至24小时，并且最优选在550°C-70(rC下加热1小时或在450°C_600°CT24小时。第二加热步骤应该为在大约55(TC至大约85(TC下加热优选多达大约120秒的时间段，优选1秒至30秒，例如在650°C-75(TC下加热10秒或在700°C-90(TC下加热15秒。优选的硅_锗合金是Si卜xGex，其中x在大约0.01和大约0.99之间，优选在大约0.1和大约0.5之间，例如，x可以是大约0.2或大约0.4。为了显示本发明的宽广性，提供了下列实施例，所述实施例显示了SipxGex(x=0.01—0.99)柱组成的优选范围和每个的优选退火顺序表<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>可以看出在上表中列出的退火顺序是以这样的顺序对硅-锗二极管进行加热的，所述顺序包括第一步在较低的温度下加热相对长的时间段，即，在35(TC至70(TC的温度下加热1至24小时，这取决于特定的硅-锗合金组成。在此表中呈现的具体退火顺序仅仅是示例。在第二步中，硅-锗二极管在较高的温度下退火相对短的时间，即在55(TC至90(TC的温度下退火10至120秒，这取决于特定的硅_锗合金组成。优选的是组成为Si卜xGex(其中x在0.01和0.3之间)的二极管的加热顺序，其中所述加热顺序为作为第一步，在48(TC至56(TC下加热24小时，或在565°C_675°0下加热1小时；和作为第二步，在70(TC至85(TC下加热10-120秒。在一种实施方式中，具有组成S。.8Ge。.2的柱在600°C下退火1小时或在500°C-54(rC下退火24小时，并且然后在750。C下退火10-120秒。与单一退火步骤相比，应用此两步加热和退火顺序，申请人已经将正向电流最大化并且将反向电流最小化。如果此两步退火顺序在三维阵列的所有存储器级加工完成之后进行，那么必须小心以确保没有加工步骤在升高超过所使用的硅-锗合金的结晶温度的温度下发生。单片三维存储器阵列是这样的阵列，其中多个存储器级在单个衬底如晶片上形成，而没有插入的衬底。形成一个存储器级的层直接在已有一级或多级的层上沉积或生长。相反地，叠层式存储器通过在分离的衬底上形成存储器级并将存储器级在彼此顶上粘附而构造，如在Leedy的美国专利第5，915，167号"Threedimensionalstructurememory，，中一样。衬底可以在粘结之前变薄或从存储器级移走，但是由于存储器级最初是在分离的衬底上形成的，因此这样的存储器不是真正的单片三维存储器阵列。单片三维存储器阵列在这样的衬底上形成，所述衬底至少包括以第一高度在衬底上形成的第一存储器级和以不同于第一高度的第二高度形成的第二存储器级。三个、四个、八个或实际上任何数目的存储器级都可以以这种多级阵列的形式在衬底上形成。前面的详述仅仅描述了本发明可以采用的许多形式中少数形式。由于这个原因，这种详述希望是说明性的而不是限制性的。只希望随附的权利要求及其所有的等价物限定本发明的范围。权利要求一种形成结型二极管的方法，所述方法包括a)形成半导体柱，所述柱包含硅和锗的非晶合金；b)在第一温度下加热所述柱至少30分钟；和c)在第二温度下加热所述柱大约120秒或更少，其中所述第二温度高于所述第一温度。2.根据权利要求1所述的形成结型二极管的方法，其中在所述第一温度加热所述柱的步骤进行至少60分钟。3.根据权利要求l所述的方法，其中在所述第一温度下加热所述柱的步骤在大约675"至大约70(TC的温度下进行。4.根据权利要求l所述的方法，其中在所述第一温度下加热所述柱的步骤在大约67(TC进行大约60分钟。5.根据权利要求1所述的方法，其中在所述第二温度下加热所述柱的步骤是在大约55(TC至大约85(TC的温度下进行长达大约120秒。6.根据权利要求1所述的方法，其中在所述第二温度下加热所述柱的步骤是在大约80(TC进行大约10秒至大约120秒。7.根据权利要求1所述的方法，其中所述合金包括Si卜xG，其中x在0.01与0.99之间。8.根据权利要求1所述的方法，其中所述合金是Si卜xG，其中x为大约2.0。9.一种形成单片三维存储器阵列的方法，所述方法包括a)形成包含Si卜xGex的半导体柱，其中x在0.01与0.99之间；b)在大约43(TC至大约70(TC的第一温度下加热所述柱大约60分钟至大约24小时之间；并且然后c)在大约55(TC至大约85(TC的第二温度下加热所述柱长达大约120秒，所述单片三维存储器阵列包括在衬底上方单片形成的第一存储器级和在所述第一存储器级上方单片形成的第二存储器级。10.根据权利要求9所述的方法，其中所述衬底包括单晶硅。11.根据权利要求9所述的方法，其中每个半导体柱包括p-i-n二极管。12.—种形成p-i-n二极管的方法，所述方法包括下列连续步骤a)首先形成无定形半导体柱，所述柱包含硅和锗的合金；b)然后在第一温度下加热所述柱至少30分钟；禾口c)然后在高于所述第一温度的第二温度下加热所述柱不超过120秒。13.根据权利要求12所述的形成p-i-n二极管的方法，其中在所述第一温度下加热所述柱的步骤进行至少60分钟。14.根据权利要求13所述的方法，其中在所述第一温度下加热所述柱的步骤进行大约24小时。15.根据权利要求13所述的方法，其中在所述第一温度下加热所述柱的步骤在大约375"至大约625t:的温度下进行。16.根据权利要求13所述的方法，其中在所述第二温度下加热所述柱的步骤在大约50(TC至大约85(TC的温度下进行长达大约120秒。17.根据权利要求13所述的方法，其中所述合金是Si卜xGex，其中x在0.01与0.99之间。18.根据权利要求13所述的方法，其中所述合金是大约Si。.8Ge。.2。19.一种形成单片三维存储器阵列的方法，所述方法包括a)形成无定形半导体柱，所述柱包括硅和锗的合金；b)在第一温度下加热所述柱至少30分钟；禾口c)在高于所述合金的第一温度的第二温度下加热所述柱不超过120秒，所述单片三维存储器阵列包括在衬底上方单片形成的第一存储器级和在所述第一存储器级上方单片形成的第二存储器级。20.根据权利要求19所述的方法，其中在所述第一温度下加热所述柱的步骤进行至少60分钟。21.根据权利要求19所述的方法，其中在所述第一温度下加热所述柱的步骤在大约375"至大约67(TC的温度下进行。22.根据权利要求19所述的方法，其中在所述第二温度下加热所述柱的步骤在大约55(TC至大约85(TC的温度下进行大约10秒至大约120秒。23.根据权利要求19所述的方法，其中所述合金是Si卜xGex，其中x在0.01与0.99之间。24.根据权利要求19所述的方法，其中所述合金是大约Si。.8Ge。.2。全文摘要公开了对硅-锗合金形成的二极管进行退火的方法，该方法使泄漏电流最小化。所述方法包括下述步骤形成硅-锗合金的半导体柱；在第一温度加热所述柱至少30分钟，然后在高于所述合金的第一温度的第二温度下加热所述柱长达120秒钟。本发明进一步包括多个p-i-n二极管的单片三维存储器阵列，所述p-i-n二极管由硅-锗合金形成，并且已经经受两阶段加热工艺。文档编号H01L21/329GK101720510SQ200880020493公开日2010年6月2日申请日期2008年6月18日优先权日2007年6月19日发明者S·B·赫纳申请人:桑迪士克3D公司