具有多个控件的基于纳米管的开关元件及由其制成的电路的制作方法

专利名称：具有多个控件的基于纳米管的开关元件及由其制成的电路的制作方法
技术领域：
本发明一般涉及纳米管开关电路，尤其涉及使用纳米管以形成该开关的导电 通道的纳米管开关电路，它可被内连(interconnect)至较大的电路中，例如布尔 (Boolean)逻辑电路。
背景技术：
数字逻辑电路用于个人计算机、诸如个人管理器和计算器的便携式电子装置、 电子娱乐装置，并用于特定设备、电话交换统、汽车、飞机与其它制品中的控制电 路。早期的数字逻辑由各个双极晶体管组成的分散开关元件构建而成。随着双极集 成电路的发明，大量的单个开关元件得以在单一硅衬底(substrate)上组合，制造出 如反相器(inverter)、 NAND (与非)门、NOR (或非)门、触发器(flip-flop)、加法 器等等的完全数字化逻辑电路。然而，双极数字集成电路的密度受限于电路操作时 的高电源消耗及封装技术的散热能力。使用场效应晶体管("FET")的金属氧化物半
5导体("MOS")大大地降低了数字逻辑的电源消耗，并得以构建出目前使用的高密度
的复杂数字电路。MOS数字电路的密度与操作速度仍然受限于装置操作时对散热 的需求。
由双极或MOS装置构建的数字逻辑集成电路目前无法在高热条件或极端环 境之下工作。目前的数字集成电路一般设计为在低于摄氏100度下操作，极少数在 高于摄氏200度时操作。在常规的集成电路中，单个开关元件在断开("off')状态时 的漏电流会随着温度快速增大。随着漏电流的增大，装置的操作温度上升，装置所 消耗的功率增加，而分辨闭合("on")与断开状态的困难度降低了电路的可靠性。由 于电流在半导体材料内部产生，常规数字逻辑电路还会在承受特定极端环境时发生 内部短路。虽然可能用特殊装置和隔离技术来制造集成电路使它们在暴露于这种环 境时仍能维持操作，但是这些装置的高成本限制了它们的可得性与实用性。此外， 这种数字电路显现出与它们的正常对应电路有时间差异，从而需要额外的设计验证 来对现有设计增加保护。
由双极或FET开关元件所构建的集成电路是易失性的。其内部逻辑状态仅在 电源施加至装置时才维持。当电源移除时内部状态即丢失，除非在内部或外部加入 诸如EEPROM(电可擦除只读存储器)的非易失性存储器来维持逻辑状态。即使使用 了非易失性存储器来维持逻辑状态，仍需要额外的电路来在断电之前将数字逻辑状 态转移至存储器，并在装置通电之前将各个逻辑电路的状态恢复。避免易失性数字 电路中的信息丧失的其它解决方案(例如电池备份)也会增加数字设计的成本与复 杂度。
电子装置中逻辑电路的重要特征为低成本、高密度、低功率与高速度。常规 逻辑解决方案受限于硅衬底，但建于其它衬底上的逻辑电路可使逻辑装置在单一步 骤中直接与许多制造产品整合，进而降低成本。
已提出使用如单壁碳纳米管的纳米级(nanosc叩ic)线的装置来形成纵横 (crossbar)结，以用作存储器单元。(参见WO 01/03208 "Nanoscopic Wire-Based Devices, Array, and Methods of Their Manufacture"(以纳米级线为基础的装置、阵列 以及它们的制造方法)，以及Thomas Rueckes等人于2000年7月7日的Science 第289巻94-97页的文章"Carbon Nanotube-Based Nonvolatile Random Access Memory for Molecular Computing"(用于分子计算的以碳纳米管为基础的非易失性 随机存取存储器))。下文中这些装置称为纳米管线纵横存储器(NTWCM)。在这些 提案下，悬浮(suspend)于其它线上的各个单壁纳米管线界定出存储器单元。电气信号被写入一条或二条线，使它们物理地相对于彼此吸引或排斥。每一个物理状态(亦 即，吸引或排斥的线)对应于一电气状态。排斥线为一开路结。吸引线为形成一整 流结的闭合状态。当结中断电时，各条线保持它们的物理(以及因而电气)状态，藉
此形成一非易失性存储器单元。
公开号为2003-0021966的美国专利揭示诸如存储器单元的机电电路等，其中 电路包括具有导电轨迹的结构，以及从衬底表面延伸的支承。可机电地变形(deform) 或开关的纳米管带(ribbon)通过横跨该导电轨迹之支承而悬浮。每一条带包括一个 或多个纳米管。这些带一般由从纳米管的一层或纠结结构中选择性地去除材料而形 成。
例如，如公开号为2003-0021966的美国专利所揭示地，纳米结构可模式化为 带，而带可用作创建非易失性机电存储器单元的构件。带可响应于控制轨迹和/或 带的电剌激进行机电式的偏转。带的偏转物理状态可用来表示相应的信息状态。该 偏转物理状态具有非易失性的特性，意思是即使存储器单元断电，带仍可保持其物 理(及因而信息)状态。如公开号为2003-0124325的美国专利所解释的，三轨迹架构 可用于机电存储器单元，其中二条轨迹为控制该带偏转的电极。
用于数字信息存储的机电双稳态装置也已被提议(比较US4979149: "Non-volatile memory device including a micro-mechanical storage element"(包括一 微机械存储元件的非易失性存储器装置))。
基于碳纳米管(包括由其构建的单层)与金属电极的双稳态纳米机电开关的制 造与操作在Nantero Inc.先前的专利申请(美国专利6574130、 6643165、 6706402， 序列号为09/915093、 10/033323、 10/033032、 10/128117、 10/341005、 10/341054、 10/341130、 10/776059及10/776572的美国专利申请，其全文通过引用结合于此) 中详述。

发明内容
本发明提供具有多个控件的基于纳米管的开关元件与由其制造而成的电路。 根据本发明的一方面，开关元件包括一个输入节点、 一个输出节点、以及具 有至少一个导电纳米管的一个纳米管通道元件。一控制结构配置为与该纳米管通道 相关，以控制性地在所述输入节点和所述输出节点之间形成与解除一导电通道。该 输出节点被构建与安排为使得该通道之形成实质上不受输出节点的电气状态的影 响。根据本发明的另一方面，控制结构包括放置在纳米管通道元件的相对两侧的 一控制电极与一释放电极。
根据本发明的又一方面，通道形成为非易失性状态。
根据本发明的再一方面，控制电极与释放电极被配置为与纳米管通道元件相 关，通过使该纳米管通道元件机电地偏转，而形成与解除导电通道。
根据本发明的另一方面，纳米管通道元件包括使两组电极置于控制结构的相 对两侧的隔离结构，每组电极包括置于该纳米管通道元件的相对侧的电极。
根据本发明的又一方面，两组电极相对于控制结构对称地放置。
根据本发明的再一方面，纳米管通道元件与输入节点电连接，并相对于控制 电极和释放节点间隔并交叉地放置，其中该纳米管通道元件之偏转对静电力作出响 应，该静电力是因输入节点、控制电极和释放电极上的信号产生的。
根据本发明的另一方面，纳米管通道元件之偏转对一差动信号关系作出响应， 该差动信号关系施加在控制电极上。
根据本发明的又一方面，布尔逻辑电路包括至少一组差动输入端与一输出端， 以及电气配置于至少一组差动输入端与输出端之间的纳米管开关元件网络。该纳米 管开关元件网络在至少一组差动输入端上实行布尔信号的布尔函数转换。
根据本发明的再一方面，纳米管开关元件网络在至少一组差动输入端上实行 信号的布尔非(NOT)函数。
根据本发明的另一方面，纳米管开关元件网络在至少第一与第二组差动输入
端上实行信号的布尔或非(NOR)函数。
根据本发明的又一方面，布尔逻辑电路包括至少一个差动输入端与一个输出 端，以及电气配置于至少一个差动输入端与输出端之间的纳米管开关元件网络。该 纳米管开关元件网络在至少一个差动输入端、与能够非易失性地保持信息状态的至 少一个纳米管开关元件上实行布尔信号的布尔函数转换。
根据本发明的再一方面，能够非易失性地保持信息状态的至少一个纳米管开 关元件包括一纳米管通道元件，它使至少一个导电纳米管与一控制结构相对于该纳 米管通道元件放置，以在该至少一个开关元件的输入节点与该至少一个开关元件的 输出节点之间可控地形成与解除导电通道。
根据本发明的另一方面，闩锁(latch)电路包括至少一个输入端和一个输出端， 以及第一和第二反相器电路。每个反相器电路都包括一个纳米管开关元件，它具有 一个输入节点、 一个输出节点、具有至少一个导电纳米管的纳米管通道元件、相对于该纳米管通道元件放置以可控地形成到该输出节点的导电通道的控制电极、以及 相对于该纳米管通道元件放置以可控地解除到该输出节点的导电通道的释放电极。 第一反相器电路的输出节点与第二反相器电路的控制电极耦合，且第二反相器电路 的输出节点与第一反相器电路的控制电极耦合。
根据本发明的又一方面，每一纳米管通道元件在纳米管元件、控制电极和释 放电极的信号不存在的情形下保持状态。


图1A-1D示出某些实施例的纳米管开关元件在二个不同状态中的截面图，并
包括该元件的平面图2A-3C示出纳米管开关元件的示意图4示出由纳米管开关元件构建的一示例性双轨输入、双轨输出反相器电路 的示意图5示出从纳米管开关元件构建的一示例性双轨触发器电路的示意图； 图6A-6B示出利用一示例性纳米管稳态ram单元与一双轨触发器电路构建出 之非易失性ram单元的示意图7示出一双轨基于纳米管的NOR电路的示意图8A与8B示出在闩锁电路中操作为3-端子装置的易失性4-端子纳米管开关
装置的示例性示意图。
具体实施例方式
本发明的较佳实施例提供开关元件，其中基于纳米管的通道可控地形成与解 除，使得信号可从信号节点传送至输出节点。该开关元件包括多个控制电极，用以 控制通道的成形与解除、提供双轨能力、并用新颖方式使用。取决于该开关元件以 何种方式使用和排列，所传送的信号可以是变化信号或参考信号。较佳实施例提供 一隔离结构，使得信号传送和开关元件的操作对输出状态实质上不变。例如，输出 节点可浮接(float)和/或连接至其它电气构件，该电路将以可预期的类似开关的方式 操作。因此，该开关元件可形成较大的电路，诸如布尔逻辑电路。在某些实施例中， 这些开关元件被用作互补电路。在某些实施例中，这些开关在提供非易失性逻辑的 电源不存在的情形下保持其状态。在某些实施例中，这些开关元件用来形成差动(双 轨)逻辑。图1A为一较佳纳米管开关元件100的截面图。纳米管开关元件包括具有绝缘
层117、控制电极lll及输出电极113c和U3d的下部。纳米管开关元件还包括具 有释放电极112、输出电极113a禾Q 113b、及信号电极114a禾tl 114b的上部。纳米 管通道元件115位于该上部与下部之间，并通过它们固定。
释放电极112由导电材料制成，且通过绝缘材料119而与纳米管通道元件115 隔离。该纳米管通道元件115与绝缘物119的相对表面分开一间隙高度G102。
输出电极113a与113b由导电材料制成，且通过绝缘材料119而与纳米管通道 元件115隔离。
输出电极U3c与113d类似地由导电材料制成，且与纳米管通道元件115分开 -间隙高度G103。注意，输出电极113c与113d并未被绝缘物覆盖。
控制电极lll由导电材料制成，且通过一绝缘层(或膜)118与纳米管通道元件 U5隔离。该纳米管通道元件115与绝缘物118的相对表面分开一间隙高度G104。
信号电极U4a与U4b的每一个都与纳米管通道元件U5接触，因此可将该信 号电极上的无论任何信号都提供给该纳米管通道元件115。此信号可以是固定的参 考信号(例如Vdd或接地)或是变化的(例如可改变的布尔离散信号)。仅需连接 信号电极114a和114b之一，但二者都被用来降低有效电阻。
纳米管通道元件115为由多孔纳米管构造制成的以平面印刷方式限定的物品 对象(以下将详述)。它与信号电极114a和114b电连接。电极114a和114b及支承 116在通道元件115的两端将其夹住或固定住，且它与输出电极U3c和U3d、控 制电极111及释放电极112彼此隔开地悬浮于中间。这种彼此相隔的关系由上述间 隙高度G102至G104限定。对于特定实施例，通道元件115的悬浮部分的长度约 为300至350纳米(nm)。
在特定实施例中，间隙高度G103、 G104、 G102的范围为5至30nm。例如， 端子112、 111、 113a和U3b上的介电范围为5至30nm。碳纳米管构造密度约为 例如每0.2 x 0.2微米(um)面积10个纳米管。该纳米管通道元件的悬浮长度范围为 例如300至350 nm。悬浮长度与间隙的比率例如对非易失性装置约为5至15，对 于易失性操作则为小于5。
图1B为纳米管开关元件100的平面图或布局。如本图所示，电极113b和113d 电连接，以标记'X'与项102表示。类似地，电极113a与113c相连，以标记'X' 表示。在较佳实施例中，这些电极进一步用连接120相连。所有这些输出电极一起 形成该开关元件100的输出节点113。在较佳实施例中，图1A与IB的纳米管开关元件100如图1C与ID所示地操 作。具体地，当纳米管通道元件在图1C的位置122时，纳米管开关元件100处于 断开(截止)状态。在该状态中，通道元件115通过电极112和通道元件U5之间的 电势差所产生的静电力而与介电层119机械接触。输出电极113a和113b与通道元 件115机械(并非电气)接触。当通道元件115如图1D所示地延伸至位置124时， 纳米管开关元件100处于闭合(导通)状态。在该状态中，通道元件115通过电极111 与通道元件115之间的电势差所产生的静电力而与介电层118机械接触。输出电极 113c和113d与通道元件115在区域126机械接触及电气接触。因此，当通道元件 115在位置124时，信号电极114a和114b通过通道元件115与输出端子113c和 U3d电连接，且电极114a和U4b上的信号可经由该通道(包括通道元件U5)传送 至输出电极113c和113d。
通过适当地调整纳米管开关元件100的几何结构，纳米管开关元件100可用 作非易失性或易失性开关元件。作为示例，图1D的装置状态可通过适当选择通道 元件相对于间隙G104的长度而变成非易失性。(长度和间隙是延伸偏转通道元件 115的恢复力的二个参数。)对非易失性装置而言，长度与间隙的比率最好大于5 且小于15;对易失性装置而言，长度与间隙的比率最好小于5。
该纳米管开关元件100以下述方式操作。如果信号电极114和控制电极lll(或 112)(经由电极上的相应信号)具有足够大的电势差，信号关系将可产生一静电力， 该静电力大到足以使悬浮纳米管通道元件115偏转为与电极lll(或112)机械接触。 (操作的这方面在所结合的参考专利中描述。)这种偏转在图1D(和1C)中描述。吸 引力使通道元件115的纳米管构造拉伸并偏转，直到它接触到电极111的绝缘区域 118为止。该纳米管通道元件因此被拉紧并取决于电路等的几何关系，具有一恢复 张力。
通过利用构件的适当几何结构，开关元件100可得到图1D的闭合导电状态， 其中纳米管通道115与控制电极111以及输出电极113c和113d机械接触。由于控 制电极111被绝缘物118覆盖，电极U4上的任何信号经由纳米管通道元件115而 从电极114传送至输出电极113。电极114上的信号可以是变化信号、固定信号、 参考信号、电源供应线或接地线。该通道的形成经由施加至电极lll(或112)的信 号而控制。具体地说，施加至控制电极111的信号需要相对于电极114上的信号足 够不同，以产生使纳米管通道元件偏转的静电力，以使该通道元件115偏转并形成 电极114与输出电极113之间的通道，从而该开关元件100处于闭合(导通)状态。相反，如果电极114与控制电极111上的信号没有足够不同，则该纳米管通 道元件115不偏转，且没有形成到输出电极113的导电通道。取而代之地，通道元
件115被吸引并物理接触释放电极112上的绝缘层。该断开(截止)状态如图1C所 示。纳米管通道元件115具有来自电极114的信号，但是该信号未传送至输出节点 113。相反，输出节点113的状态取决于它所连接的是哪个电路以及该电路的状态。 在这方面，输出节点113的状态与当该开关元件100在断开(截止)状态时，来自信 号电极114以及纳米管通道元件115的通道元件电压无关。
如果开关元件100被设计成以易失性模式操作，且电极115到输出节点113 之间的电连接或路径开路，若控制电极lll(或112)与通道元件115间的电压差消除， 则通道元件115回复到非延伸状态(参见见图1A)。
较佳地，如果开关元件100被设计成在非易失性模式下操作，则通道元件不 会以达到图1A状态的方式操作。取而代之地，预期电极111和112会操作为使通 道元件115处于图1C或1D的状态。
输出节点113被构建成包括一隔离结构，其中通道元件115的操作以及藉此 的通道形成对输出节点113的状态不变。由于在较佳实施例中，通道元件响应于静 电吸引力而机电偏转，所以在原理上浮接输出节点113可以具有任何的电势。因此， 输出节点上的电势可相对于通道元件115的状态足够不同，使得通道元件115偏转 并干扰开关元件IOO的操作及其通道形成；也就是说，通道形成将取决于未知浮接 节点的状态。在较佳实施例中，此问题用包括一隔离结构的输出节点解决，以防止 这种干扰。
具体地，纳米管通道元件115置于两个相等电势的相对放置的电极113b和 113d(以及113a和113c)之间。因此，有了由输出节点上的电压产生的相等但相反 的静电力。由于该相等但相反的静电力，无论输出节点113与纳米管通道元件115 上的电压如何，输出节点113的状态都无法使该纳米管通道元件115偏转。因而， 该通道的操作与形成变为对输出节点状态不变。
在本发明的特定实施例中，图1A的纳米管开关元件100可用作上拉(pull-up) 与下拉(pull-down)装置，以形成有效功率电路。不同于MOS及其它形式的电路， 该上拉与下拉装置可为等同装置，且不需具有不同的大小或材料。为便于描述这种 电路并避免图1A至1D的布局与实际图样的复杂性，已产生一示意图来描述该开 关元件。
图2A为图1A的纳米管开关元件100的示意图。其节点使用相同标号。图2A
12示出一非易失性装置，其中通过纳米管延伸产生的恢复机械力不足以克服凡德瓦
(van der Waal)力，使得纳米管元件115即使在断电仍保持在第一或第二非易失性状 态。在第一非易失性状态中，纳米管开关100保持与控制电极lll(如图1D所示) 和输出电极U3(如图1D所示)接触的闭合(导通)状态，使得输出电极113与纳 米管元件115接触，后者又与信号电极114接触。在第二非易失性状态中，纳米管 元件115保持与释放电极112接触的断开(截止)状态，使得纳米管元件115在断 电时，不像图1C所示地与输出电极113接触。图2A是图1A的纳米管开关元件 100的示意图。其节点使用相同标号但加上一撇'符号以与图2A区别。图2A'示出 一易失性装置，其中通过纳米管延伸产生的恢复机械力足以使得纳米管元件115' 与控制电极lll'的物理接触、以及与输出电极U3'的物理和电气接触分开，从而 断开信号电极114'与输出电极113'的连接。箭头202显示纳米管通道元件115'的 机械恢复力的方向。例如，如图所示地，该通道元件具有远离控制电极lll'的力， 亦即，如果该通道元件115'偏转与电极lll'接触，则机械恢复力会是箭头202的 方向。指示机械恢复力方向的箭头仅用于设计成用易失性模式操作的装置中。
图2B-2C描述用于上拉配置的纳米管通道元件100及其操作状态。例如，图 2B是示出图1C的断开(截止)状态的纳米管开关元件的示意图，其中节点114 与纳米管通道元件115处于Vdd下，控制电极111处于一般为VoD的正电压下， 而释放电极112处于零伏特下。该纳米管通道元件并未与输出节点113电气接触。 图2C是示出图1D的闭合(导通)状态的纳米管开关元件的示意图。在此情形中， 信号节点114与纳米管通道元件115处于Vdd下，控制电极111处于零伏特下，而 释放电极112处于一般为VDD的正电压下。该纳米管通道元件偏转为与输出节点 113机械及电气接触。此外，如果如上所述几何结构被适当选择，则该接触会因为 通道元件与控制电极之间的凡德瓦力而为非易失性。该电气接触的状态以短黑线 204描述之，其表示该纳米管通道元件与输出端子113接触。这造成该输出节点113 假设与纳米管通道元件115以及信号节点114相同的信号(即VDD)。
图3A-C与图2A-C类似，除了它们用以表示用作下拉装置的纳米管通道元件 IOO及其操作状态。
在图2与图3中，该纳米管开关元件总是(至少在施加电源时)以控制电极111 与释放电极112总是处于相反电压值的方式操作。例如，如果控制电极111处于零 伏特，则释放电极112处于一般为VoD的正电压下。然而，如果控制电极lll处于 一般为VDD的正电压下，则释放电极112处于零伏特。若正电压关联于逻辑"1"状态，且零伏特关联于逻辑"0"状态，则施加至输入和释放电极的逻辑状态分别 为真与互补(或分别为互补与真)。
这样，纳米管开关元件100操作为双轨差动逻辑元件。应用于图1的非易失
性4-端子纳米管开关装置100的双轨差动逻辑设计(或仅为差动逻辑设计)技术可通 过使用该装置100形成逻辑族的基础构件(如NOT与NOR电路)而产生非易失性双 轨差动逻辑族列。该非易失性双轨差动逻辑族会在激活时执行逻辑操作，且在停电 (或断电)时以非易失性模式保留逻辑状态。该逻辑族会在通电时恢复逻辑操作，其 这每个逻辑电路均处于与停电(或断电)前相同的状态。电路示例如下。
图4A示出根据本发明的特定实施例的双轨反相器420。该反相器电路420包 括上部410T与下部410C。
上部410T包括一纳米管开关元件412，它安排为具有连接至VDD的信号节点 的上拉装置；以及一纳米管开关元件414，它安排为具有连接至接地的信号节点的 下拉装置。这两个开关元件均经由输入链路411T分别接收控制节点(图1A的111) 的逻辑信号A的真版本AT，且两者均使其输出节点(图1A的113)—同连接至输出 节点413T，该输出节点413T提供逻辑信号A的互补版本Ac。
下部410C包括一纳米管开关元件416，它安排为具有连接至VDD的信号节点 的上拉装置；以及一纳米管开关元件418，它安排为具有连接至接地的信号节点的 下拉装置。这两个开关元件均经由输入链路411C分别接收控制节点(图1A的111) 的逻辑信号A的互补版本Ac,且两者均使其输出节点(图1A的113)—同连接至输 出节点413C，该输出节点413C提供逻辑信号A的真版本AT。
上部410T的输入411T与下部410C的两个开关元件的释放节点耦合。类似地， 下部410C的输入411C与上部410T的两个开关元件的释放节点均耦合。
因而，在如上所述操作时，反相器电路420接收逻辑信号A的双轨差动输入 At与Ac，且分别提供链路411与413上的相应输入版本。另外，该逻辑是非易失 性的，即即使电源从该电路中断，门仍保持其状态。此外，因为此电路被安排为具 有上拉与下拉装置的互补电路，电流(以及消耗功率)仅在开关期间流动，所以不会
有vdd与接地之间的直流(DC)电流。
图5使用与上相同的示意标记，示出特定实施例的非易失性状态装置520。闩 锁520通过跨接反相器510和511形成。反相器510的输出节点512连接至反相器 511的控制电极输入以及反相器510的释放电极输入。输出节点513连接至反相器 510的控制电极输入以及反相器511的释放电极输入。状态装置520为非易失性存储元件；也就是说，如果断电则状态装置520会保持其逻辑状态，并在通电时呈现 相同状态。状态装置520会与逻辑门(未示出)组合，以产生图6A所示的非易失性 NRAM存储单元、用于诸如S-R、 J-K的各类触发器和闩锁、以及其它触发器结构。 图6B示出用于闩锁配置的状态装置520。电流仅在开关期间流动，所以不会有VDD 与接地之间的DC电流。
图6A示出根据本发明的另一实施例，用作非易失性纳米管静态RAM单元 (NRAM单元)630的状态装置620。在本实施例中，上部反相器510A的控制电极， 以及下部反相器511A的释放电极，经由通过信号WL控制的选择晶体管632而连 接至逻辑位线(BLT)输入信号，并在节点621与状态装置620连接。下部反相器5UA 的控制电极，以及上部反相器510A的释放电极，经由通过信号WL控制的选择晶 体管634而连接至一逻辑位线(BL)输入信号的互补版本(BLc)，并在节点622与状 态装置620连接。依此方式，状态装置可形成非易失性NRAM存储单元630。反 相器510A和511A被设计成在电气特征上一致，使得NRAM单元平衡(不偏好其 中一个状态)。选择装置632和634被设计成足够大，以便于提供足够大的驱动电 流，以克服状态装置620的已存储状态，这在本领域的静态RAM单元设计中是众 所周知的。
NRAM单元630具有非易失性存储的优点。纳米管闩锁部分620也可使用分 离层形成。选择晶体管632与634是该单元区域中唯一需要的半导体。因为不需要 晶体管闩锁，NRAM单元可小于SRAM单元。去除该晶体管触发器，也会去除单 元中PMOS与NMOS、以及分别容纳NMOS与PMOS晶体管的源极和漏极扩散的 P-阱与N-阱区域的需求。因为仅需要NMOS选择晶体管632和634、以及与基于 纳米管的闩锁620层的接触，所以非易失性NRAM单元630可小于易失性(基于晶 体管的)SRAM单元。电流仅在开关(单元写入)或单元读出期间流动，所以不会有 VDD与接地之间的DC电流。NRAM单元630是非易失性的；也就是说，若电源关 闭(或断电)，该存储器状态会被保持，并会恢复为与电源关闭(或断电)前的存储器 状态相同的存储器状态。
图6B示出根据本发明的又一实施例，用作非易失性纳米管闩锁650的状态装 置660。在本实施例中，上部反相器510B的控制电极，以及下部反相器511B的 释放电极，经由通过时钟信号CLK控制的选择晶体管662而连接至一逻辑输入信 号At(其施加至IN1)，并在节点671与状态装置660连接。下部反相器的控制电极， 以及上部反相器的释放电极，经由通过时钟信号CLK控制的选择晶体管664而连接至一输入信号的互补版本Ac (其施加至IN2)，并在节点672与状态装置660连 接。依此方式， 一状态装置可形成纳米管闩锁650。反相器511B被设计为主控反 相器(由包括较多纳米管的纳米管装置组成)，而510B则被设计为反馈反相器(由包 括较少纳米管的纳米管装置组成)，它在噪声情形时通过补偿状态装置节点的放电 所需的电荷，例如，如Addisson-Wesley出版社出版的H.B. Bakoglu所著参考书 "Circuits, Interconnections, and Packaging for VLSI"(超大规模集成电路的电路、 内连及封装)第349-351页所述。反相器511B、 510B以及通过晶体管662和664 是成比例的，以确保当数据写入闩锁660时，闩锁660会开关至所需状态。在Bakolu 的参考书中，反馈反相器510B必须足够弱以使经由时钟装置662和664而驱动的 状态装置660的电路(未示出)能够向反馈反相器510B供给超强功率，并克服储存 在状态装置660的闩锁650状态。互补逻辑闩锁输出用OUT1与OUT2标记。闩 锁650是非易失性的；也就是说，若电源关闭(或断电)，该逻辑状态会被保持，并 会恢复为与电源关闭(或断电)前的逻辑状态相同的逻辑状态。
图7示出根据特定实施例的非易失性、基于纳米管的栅-阴电压开关逻辑 (CVSL)电路700。电路700由两个互补逻辑部分740和742组成。逻辑电路700 的输出需要产生真720T和互补720C逻辑输出。逻辑电路700是非易失性的；也 就是说，如果电源关闭(或断电)，该逻辑状态会被保持，并会恢复为与电源关闭(或 断电)前的逻辑状态相同的逻辑状态。逻辑电路740是非易失性、基于纳米管的NOR 电路，其输入通过真和互补形式的A与B激活，且其相应输出为(AT + BT)c，如图 7所示。逻辑电路742为非易失性NAND电路，当其由输入Ac与Bc激活时，其 输出为AT + BT，并释放A与B，如图7所示。电流仅在开关期间流动，所以不会
有VDD与接地之间的DC电流。
如已讨论的，图1的4-端子装置也可构建为具有纳米管长度与间隙大小的比 率小于5的纳米管长度，以创建一易失性装置。该4-端子易失性装置也可操作为 双轨差动逻辑，但是当电路断电时不会保持逻辑状态。易失性4-端子装置的示意 图如图2A'所示。如果释放电极通过例如金属化层的低电阻路径与该纳米管通道元 件连接，则4-端子易失性装置可操作为3-端子易失性装置。例如，参看图2A'，释 放电极112'电连接至纳米管信号电极114'。这允许使用设计用于非易失性操作的 纳米管开关装置、以及设计为用于易失性操作的纳米管开关装置，在单一衬底上将 单轨易失性逻辑、双轨易失性逻辑以及双轨非易失性逻辑混合。图8A-犯示出在 四装置易失性状态装置的配置中，4-端子装置用作3-端子装置的示例。基于纳米管的逻辑可连同二极管、电阻和晶体管一起使用，以及在缺少二极
管、电阻和晶体管时使用，或可作为CMOS、 biCMOS、双极与其它晶体管层级技 术的一部分，或取代CMOS、 biCM0S、双极与其它晶体管层级技术。此外，非易 失性触发器也可取代SRAM触发器以产生NRAM单元。用以内连纳米管装置端子 的内联线路可以是具有适当绝缘层(诸如二氧化硅、聚酰亚胺等)的如铝铜(AlCu)、 钨(W)、或铜的常规导线，或可以是用作接线的单壁或多壁纳米管。
本发明人预见，取决于所需的特殊应用、速度、功率需求和密度，有其它易 失性与非易失性或混合的纳米机电设计。此外，本发明人预见，使用多壁碳纳米管、 纳米作为幵关中接触点的开关元件。随着技术发展，节点尺寸从90nm降低至65nm， 并低至个别纳米管或纳米线的尺寸，本发明人预见，基本机电开关元件与它们的操 作将会随着该尺寸降低而改变成新一代的具有可调节性能特征的纳米级装置。
较佳实施例的纳米管开关元件将多个控件用于形成与解除通道。在某些实施 例中，该装置依尺寸创建非易失性装置，并用电极之一形成一通道，其它的则用来 将通道解除。电极可用作差动双轨输入。或者，它们可在不同时间被设定并使用。 例如，控制电极可以时钟信号的形式使用，或释放电极可以时钟信号的形式使用。 控制电极与释放电极也可置于例如相同电压之下，使该纳米管的状态不受例如在相 邻接线节点上的电压尖脉冲(spike)的噪声源所干扰。
图1的装置可被设计为操作成易失性或非易失性装置。在易失性装置的情形 下，因纳米管延伸的机械恢复力比凡德瓦维持力强，且当电场移除时，该纳米管与 控制或释放电极绝缘物的机械接触会断开。 一般而言，诸如悬浮长度与间隙的比率 为小于5 1的纳米管几何因子用于易失性装置。在非易失性装置的情形下，因纳 米管延伸的机械恢复力比凡德瓦维持力弱，且当电场移除时，该纳米管与控制或释 放电极绝缘物的机械接触会保持为不断开。 一般而言，诸如悬浮长度与间隙的比率 为大于5 1的纳米管几何因子用于非易失性装置。需要施加产生静电力的电场， 以改变该纳米管装置的状态。纳米管与金属及绝缘物之间的凡德瓦力是用于制造纳 米管开关的材料的函数。作为示例，这包括诸如二氧化硅和氮化硅的绝缘物，诸如 钨、铝、铜、镍、钯的金属，以及诸如硅的半导体。对相同表面积，力对某些材料 组合的变化少于5%，或可能对其他材料组合的变化则超过2倍，故易失性与非易 失性的操作根据诸如悬浮长度和间隙尺寸及所选用材料确定。然而，也可能通过选 择呈现更强或更弱的凡德瓦力的几何尺寸和材料来设计装置。作为示例，纳米管悬 浮长度和间隙高度以及构造层密度，控制电极长度、宽度，以及介电层厚度可以变化。输出电极大小和与纳米管之间之间隔也可变化。此外，在制造如图l所示的纳 米管开关元件100期间，也可加入特别设计成增加凡德瓦力的层(未示出)。例如，
可将金属(非电连接)、半导体(非电连接)或绝缘材料的薄(例如5至10nm)层(未示出) 加入与控制电极111或释放电极112相关的绝缘物层上，它可增大凡德瓦维持力， 而不会对用于较佳非易失性操作的该装置有实质改变。这样，几何尺寸和材料选择 被用以使装置操作最佳化，在该示例中被用以使非易失性操作最佳化。
在例如使用两个具有相连输出端子的纳米管开关元件100的反相器的互补电 路中，当该反相器从一个逻辑状态变成另一个逻辑状态时，反相器电路中的电源与 接地之间可有瞬时电流。在CMOS中，这会在PFET和NFET均在逻辑状态转变 时瞬间闭合时发生，且有时称作"击穿"电流。在机电反相器的情形时，如果在第 二纳米管开关的纳米管构造释放与第二输出结构的导电接触之前，第一纳米管开关 的纳米管构造造成与第一输出结构的导电接触，则瞬时电流在逻辑状态改变时发 生。然而，如果在第二纳米管开关造成第二纳米管构造与第二输出结构之间的接触 之前，第一纳米管开关断开第一纳米管构造和第一输出电极之间的接触，则发生先 断开再接触(break-before-make)反相器操作，且"击穿"电流被最小化或消除。偏 好先断幵再接触操作的机电装置可例如设计成具有高于和低于纳米管开关元件的 不同间隙高度，使得通过控制和释放电极施加在该纳米管开关元件上的力不同；和 /或该纳米管开关元件在一方向的行经距离与另一方向的不同；和/或材料被选择(和 /或加入)用以在一个开关方向上增大凡德瓦力，而在相反方向减小凡德瓦力。
作为示例，图1所示的纳米管开关元件100被设计为该间隙G102实质上小于 间隙G104(例如小50%)。间隙G103也可做成较大，使得开关时该纳米管元件115 的接触被延迟。此外，介电厚度与介电常数可不同，使得例如对于所施加的相同电 压差，在释放电极112和纳米管元件115之间的电场比在控制电极111和纳米管元 件115之间的电场强，以更快地将纳米管元件115从输出端子113c和113d切断。 输出电极113c和113d可设计成具有较小的半径，因此与纳米管元件115和控制端 子111上的绝缘物之间的接触尺寸(面积)相比较，其与纳米管元件115的接触区域 具有较小的接触面积，以便于释放纳米管元件115与输出电极113c和113d之间的 接触。用于电极U3c和113d的材料可选为相对于纳米管元件115所具有的凡德瓦 力，比例如纳米管元件115与释放电极U2上的绝缘物之间的凡德瓦力弱。可使用 这些及其它方式设计偏好先接触再断开操作的纳米管开关元件，因而最小化或消除 当例如反相器的电路从一个逻辑状态切换至另一状态时的"击穿"电流。制造电极所用的材料与用于纳米管开关的触点视特殊应用而定，即，本发明 的操作并不需特定金属。
纳米管可配合例如芘(pyrene)的平面共轭烃而功能化，这可有助于在带中的纳 米管之间的内部附着力。纳米管的表面可被衍生化而产生较疏水或亲水的环境，以 促进该纳米管构造对下方电极表面的更佳附着。具体地，晶片/衬底表面的功能化 涉及"衍生化"衬底的表面。例如，可将亲水状态化学转换至疏水状态，或提供例 如胺、羧基酸、硫醇或磺酸盐的功能群，以转变衬底的表面特征。功能化可包括在 氧等离子体中使该衬底氧化或灰化的选择性主要步骤，以从该衬底表面除去碳或其 它杂质，并提供接着与硅垸反应的均匀反应氧化表面。 一种可能使用的聚合物是 3-氨基丙基三乙氧基硅烷(APTS)。该衬底表面可在施加纳米管构造之前衍生化。
虽然单壁碳纳米管较佳，但仍可使用多壁碳纳米管。纳米管也可连同纳米线 使用。此处所提及的纳米线意指单纳米线、未编织纳米线的集合、纳米丛 (nanocluster)、与包括纳米构造的纳米管纠结的纳米线、纳米线团等。本发明涉及 用于任何电子应用的纳米级导电元件的产生。
以下的专利参考文献涉及用于制造纳米管构造物品和开关的各种技术，并被 受让给本申请的受让人。每一篇的全文都通过引用结合于此。
序列号为10/341,005的美国专利申请，于2003年1月13日提交，名称为 "Methods of Making Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles"(制造碳纳米管膜、层、构造、带、元件及物品的方法)；
序列号为09/915,093的美国专利申请，于2001年7月25日提交，题为 "Electromechanical Memory Array Using Nanotube Ribbons and Method for Making Same"(使用纳米管带的机电存储器阵列及其制造方法)；
序列号为10/033,032的美国专利申请，于2001年12月28日提交，题为 "Methods of Making Electromechanical Three-Trace Junction Devices"(制造机电三 轨迹结装置的方法)；
序列号为10/033,323的美国专利申请，于2001年12月28日提交，题为 "Electromechanical Three-Trace Junction Devices"(机电三轨迹结装置)；
序列号为10/128,117的美国专利申请，于2002年4月23日提交，题为"Methods of NT Films and Articles " (NT薄膜与物品的方法)；
序列号为10/341,055的美国专利申请，于2003年1月13日提交，题为"Methods of Using Thin Metal Layers to Make Carbon Nanotube Films, Layers, Fabrics, Ribbons,Elements and Articles"(使用薄金属层制造碳纳米管膜、层、构造、带、元件及物 品的方法)；
序列号为10/341，054的美国专利申请，于2003年1月13日提交，题为"Methods of Using Pre-formed Nanotubes to Make Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles"(使用预先形成的纳米管以制造碳纳米管膜、层、 构造、带、元件及物品的方法)；
序列号为10/341,130的美国专利申请，于2003年1月13日提交,题为"Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles"(碳纟内米管膜、层、 构造、带、元件及物品的方法)；
序列号为10/776,059的美国专利申请，于2004年2月11日提交，题为"Devices Having Horizontally-Disposed Nanofabric Articles and Methods of Making The Same " (具有水平放置纳米结构物品的装置及其制造方法)；以及
序列号为10/776,572的美国专利申请，于2004年2月U日提交，题为"Devices Having Vertically-Disposed Nanofabric Articles and Methods of Making The Same"(具 有垂直放置的纳米构造物品的装置及其制造方法)。
本发明可用其它特定形式实施，而不背离其精神或基本特征。因此所示实施 例被视为仅是说明性而非限制性的，本发明的范围可由所附权利要求、而非前面的 描述所界定，并且因此权利要求的等效物的意义与范围内的所有变化，均被本发明 涵盖。
权利要求
1.一种布尔逻辑电路，包括至少一组差动输入端子和一个输出端子；电气地置于所述至少一组差动输入端子与所述输出端子之间的纳米管开关元件网络；所述纳米管开关元件网络对所述至少一组差动输入端子的布尔信号实施布尔函数转换。
2. 如权利要求1所述的布尔逻辑电路，其特征在于，所述纳米管开关元件 网络实现所述至少一组差动输入端子上信号的布尔NOT函数。
3. 如权利要求1所述的布尔逻辑电路，其特征在于，所述纳米管开关元件 网络实现所述至少第一与第二组差动输入端子上信号的布尔NOR函数。
4. 如权利要求1所述的布尔逻辑电路，其特征在于，所述纳米管开关元件 网络实现所述至少第一与第二组差动输入端子上信号的布尔NAND函数。
5. 如权利要求3所述的布尔逻辑电路，其特征在于，所述电路是栅-阴电压 开关逻辑电路，且其中所述纳米管开关元件网络还实现所述至少第一与第二组差动 输入端子上信号的布尔NAND函数。
6. —种布尔逻辑电路，包含 至少一个输入端子和一个输出端子；电气地置于所述至少一个输入端子与所述输出端子之间的纳米管开关元件网络；所述纳米管开关元件网络对所述至少一个输入端子、与能够非易失性地保持 信息状态的至少一个所述纳米管开关元件上的布尔信号实施布尔函数转换。
7. 如权利要求6所述的布尔逻辑电路，其特征在于，所述能够非易失性地 保持信息状态的至少一个纳米管开关元件包括一纳米管通道元件，它具有至少一个 导电纳米管，和相对于所述纳米管通道元件放置的控制结构，以在所述至少一个开 关元件的输入节点与所述至少一个开关元件的输出节点之间可控性地形成与解除 ---导电通道。
8. 如权利要求7所述的布尔逻辑电路，其特征在于，所述控制结构包括置 于所述纳米通道元件的相对两侧的一控制电极与一释放电极。
9. 如权利要求1所述的布尔逻辑电路，其特征在于，所述纳米管开关元 件网络包括第一与第二纳米管开关元件，每个纳米管开关元件包括一输出节点；具有至少一个导电纳米管的纳米管通道元件；及相对于所述纳米管通道元件放置而可控地形成到所述输出节点的导电通道的 控制电极；相对于所述纳米管通道元件放置而可控地解除到所述输出节点的导电通道的 释放电极；其中所述布尔逻辑电路的第一差动输入端子与所述第一和第二纳米管开关元 件的控制电极电连接；其中所述布尔逻辑电路的第二差动输入端子与所述第一和第二纳米管开关元 件的释放电极电连接；其中所述第一和第二纳米管开关元件的输出节点与所述布尔逻辑电路的输出 端子电气耦合；其中所述第一纳米管开关元件的纳米管通道元件电连接至一逻辑真值，且所 述第二纳米管开关元件的纳米管通道元件电连接至一逻辑伪值。
10. 如权利要求9所述的布尔逻辑电路，其特征在于，所述第一和第二纳 米管开关元件的任一通道的形成，由所述纳米管通道元件的机电偏转造成，以使所 述纳米管通道元件与所述输出节点接触。
11. 如权利要求IO所述的布尔逻辑电路，其特征在于，所述纳米管通道 元件可响应于由所述纳米管通道元件、所述控制电极和所述释放电极上的信号关 系造成的静电力而偏转，且其中所述第一和第二纳米管开关元件的每一个都包括 相对于所述纳米管通道放置的一隔离结构，使得所述通道的形成对所述输出节点状 态实质上不变。
12. 如权利要求11所述的布尔逻辑电路，其特征在于，所述每一纳米管 通道元件可响应于所述纳米管通道元件、所述控制电极与所述释放电极上的信号关 系，而定位成至少两个位置状态之一，且其中至少两个位置状态之一由所述纳米管 通道元件界定，所述纳米管通道元件处于浮接状态，并不与所述输出节点电连接。
13. 如权利要求12所述的布尔逻辑电路，其特征在于，所述每个纳米管 通道元件的位置状态在所述纳米管元件、所述控制电极和所述释放电极的信号不存 在的情形下保持。
14.如权利要求6所述的布尔逻辑电路，其特征在于，所述纳米管开关元 件网络包括第一和第二纳米管开关元件，每个纳米管开关元件包括 一输出节点；具有至少一个导电纳米管的纳米管通道元件；及相对于所述纳米管通道元件放置而可控地形成到所述输出节点的导电通道的 控制电极；相对于所述纳米管通道元件放置而可控地解除到所述输出节点的导电通道的 释放电极；其中所述布尔逻辑电路的第一差动输入端子与所述第一和第二纳米管开关元 件的控制电极电连接；其中所述布尔逻辑电路的第二差动输入端子与所述第一和第二纳米管开关元 件的释放电极电连接；其中所述第一和第二纳米管开关元件的输出节点与所述布尔逻辑电路的输出 端子电气耦合；其中所述第一纳米管开关元件的纳米管通道元件电连接至一逻辑真值，且所 述第二纳米管开关元件的纳米管通道元件电连接至一逻辑伪值。
全文摘要
本发明是关于具有多个控件的基于纳米管的开关元件以及由其制成的电路。开关元件包括一输入节点、一输出节点、以及具有至少一个导电纳米管的纳米管通道元件。一控制结构相对于该纳米管通道放置，以可控地在输入节点及输出节点之间形成与解除一导电通道。该输出节点被构建与安排为使该通道的形成实质上不受输出节点的电气状态的影响。该控制结构包括置于该纳米管通道元件的相对两侧的一个控制电极和一个释放电极。该控制与释放可用来形成一差动输入，或者如果该装置被适当构建，则以非易失性方式操作该电路。该开关元件可被安排在具有差动输入和/或取决于该构建的非易失性行为的逻辑电路和闩锁中。
文档编号H01L21/00GK101562049SQ20091012640
公开日2009年10月21日 申请日期2004年8月12日 优先权日2003年8月13日
发明者B·M·塞加尔, C·L·伯丁, T·吕克斯 申请人:南泰若股份有限公司