专利名称：形成半导体器件中的图样的方法
技术领域：
本发明涉及一种形成半导体器件中的图样的方法，更具体地，涉及一种利用具有精细间距(fine pitch)的硬质掩膜来形成半导体器件中的图样的方法。
背景技术：
众所周知，在制造高集成半导体器件中图样细度(patternfineness)是非常重要的。为了在一个狭窄的区域内集成多个器件，必须尽可能地减小各个器件的尺寸，正是由于这个原因，所以必须减小间距(pitch),其中，该间距是每个将要形成的图样的宽度和图才羊之间的间隔之和。
目前，随着半导体器件的i殳计失见则(design rule)已经快速i也减小，由于光刻工艺中的分辨率的限制，所以存在对形成具有精细间距的图样的限制，其中，光刻工艺用来形成实现半导体器件所需的图才羊。
为了克服光刻工艺中分辨率的限制，已经提出了利用双图样化工艺来形成具有精细间距的硬质掩模的方法。该双图样化工艺是一
4种利用两个光掩模来形成图样的技术。上述双图样化工艺使得利用市场上的光刻设备4艮容易形成具有精细间距的图样。
图1A至1C是示出了形成半导体器件中的精细图样的相关方法的纵截面图。
如图1A所示，在半导体衬底10的上表面上涂覆光刻胶，并通过曝光和显影工艺将其图样化，从而形成第 一光刻胶图样12。其后，利用第一光刻胶图样12作为掩膜来刻蚀半导体衬底10。
如图1B所示，去除第一光刻胶图样12，然后在所得的整个结构的上表面上再涂覆光刻胶，并利用曝光和显影工艺将其图样化，乂人而形成第二光刻月交图样14。这里，第二光刻胶图样14的开口没有覆盖在利用第一光刻胶图样12形成在半导体衬底10上的开口上。
如图1C所示，利用第二光刻胶图样14作为掩模再次刻蚀半导体衬底10。从而，可以形成具有精细间距的精细图样。
上述的常规图样形成方法使得很容易通过双图样化来形成精细图样，但是除了分辨率限制之外，在具有精细间距的图样的形成中仍存在限制。原因在于当实施利用光掩膜的曝光工艺时很难控制重叠4青度(overlay accuracy )。。
净争别；也，在4于底上形成线和间隔图冲羊(line and space pattern )(下文中称为"L/S图样")的光刻工艺中，在线的端部彼此相对的吾卩分处i吴差i曾强因子(mask error enhancement factor ) ( MEEF )具有很大的值，因此当工艺不稳定时，就会产生电桥(bridge )。
发明内容
因此，本发明涉及一种形成半导体器件中的图样的方法。
本发明的 一 个目的在于提供 一 种形成半导体器件中的图样的方法，在该方法中，当将双图样化应用到光刻工艺中以在衬底上形成线和间隔图样时，使用了用来形成线的第 一掩膜图样和用来形成间隔(线的末端彼此相对的部分)的第二掩膜图样，从而形成了精细图才羊而不会在线末端^皮此相对的部分处产生电桥。
为了实现这个目的和其他优点以及4艮据本发明的目的，正如本
文中所体现和概括描述的，形成半导体器件中的图样的方法包括在半导体衬底的上表面上形成硬质掩模层；在硬质掩膜层的上表面
上形成第一感光膜图样，其中，该第一感光膜图样用来形成线和间
隔图样中的线；通过使用第 一感光膜图样作为掩膜刻蚀硬质掩膜层来形成第 一硬质掩膜图样；在具有第 一硬质掩膜图样的所得结构的上表面上形成第二感光膜图样，其中，第二感光膜图样用来形成线和间隔图样中的间隔；通过使用第二感光膜图样作为掩膜刻蚀第一硬质掩膜图样来形成第二硬质掩膜图样；以及通过使用第二硬质掩模图样作为掩膜刻蚀半导体衬底来形成线和间隔图样。
第一感光膜图样和第二感光膜图样可以分别使用不同类型的感光溶液。
第 一感光膜图样可以相应于线来形成，且可以使用正型感光溶液。
第二感光膜图样可以相应于间隔的反转形状来形成，且可以使用负型感光溶液。可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。
附图被包括用来提供对本发明的进一 步理解，并结合于此而构成本申请的 一部分。本发明的示例性实施例连同描述都用来解释本
发明的原理。在附图中
图1A至1C是示出了形成半导体器件中的图样的相关方法的纵截面图2是示出了线和间隔图样的一个实例的视图，其中，根据本发明形成半导体器件中的图样的方法#1应用到该线和间隔图样。
图3A、 3B和3C是示出了掩膜图样的一个实例的视图，其中，该掩膜图样用来实施根据本发明的方法；以及
图4A至4E是纵截面图，这些纵截面图示出了根据本发明 一个实施例形成半导体器件中的图样的方法。
具体实施例方式
在下文中，将参照附图描述本发明的优选实施例。此外，在本发明的以下描述中，当结合于此的已知功能和结构的详细描述4吏得本发明的主题不清楚时，可以省略该详细描述。
本发明的主题(subject matter )是当将双图样化应用到光刻工艺以在衬底上形成L/S图样时，利用用来形成密集线的 一掩才莫图样和用来形成间隔(线的端部彼此相对的部分)的第二掩模图样
来形成L/S图才羊而不形成电才乔。
根据本发明形成半导体器件中的图样的方法包括在半导体衬底的上表面上形成硬质掩才莫层；使用正型感光溶液(positive-typephotosensitive solution )在石更质掩月莫层的上表面上形成第 一感光膜图样以形成线，其中，第一感光膜图样相应于线和间隔图样中的线；使用第 一感光膜图样作为掩膜通过刻蚀硬质掩膜层来形成第 一硬质4务才莫图才羊；4吏用负型感光;容'液(negative-type photosensitivesolution )在具有第 一硬质掩膜图样的所得结构的上表面上形成第二感光膜图样以形成间隔，其中，第二感光膜图样相应于线和间隔图样中的间隔的反转形状(inverse shape ); 4吏用第二感光月莫图样作为掩膜通过刻蚀第一硬质掩模图样来形成第二硬质掩模图样；使用第二硬质掩模图样作为掩膜通过刻蚀半导体衬底来形成线和空间图样。
图2是示出了 L/S图样的一个实例的视图，其中对该L/S图样可以应用才艮据本发明的方法。也就是，图2是一个配置平面图，该配置平面图示出了静态RAM (SRAM)中的4册控(GC)层的图样。
如图2所示，SRAM中的GC层图样具有水平晶格形状，并由于精细间距而因此在线端部20具有少量余量。
图3A、 3B和3C是示出了掩膜图样的一个实例的多个视图，其中，该掩膜图样用来实施^4居本发明的方法。
图3A示出了整个掩才莫图才羊(entire mask pattern ) 31,图3B示出了第一掩模图样33,图3C示出了第二掩模图样35。在这里，通过双图样化来形成整个摘H莫图样31，其中，该双图样化使用图3B中所示的第一掩膜图样33和图3C中所示的第二掩膜图样35两者。也就是，如图3A至3C所示，构造整个掩才莫图样31以便单独设计用来形成水平设置的密集线的第一掩膜图样33和用来形成垂直设置在线端部的间隔的第二掩膜图样35。
单独设计第一掩模图样33和第二掩模图样35的原因在于用于密集线的图样具有很高的工艺余量(processesmargin),因此，如果从密集线中隔开间隔，则线的末端就不会彼此相对，并且也会增加工艺余量。
图4A至4E是示出了根据本发明 一个实施例形成半导体器件中图样的方法的纵截面图。
如图4A所示，在半导体衬底100的上表面上形成硬质掩冲莫层102，该硬质掩膜层102用来形成具有精细间距的图样，在石更质掩膜层102的上表面上形成第一感光膜104，如光刻月交。
例如，通过化学气相沉积(CVD)工艺沉积氧化膜或氮化膜来形成石更质掩4莫层102，通过将正型感光溶液经由^走涂工艺涂覆来形成第一感光"莫104，其中，该感光、溶液与指定的光反应。
如图4B所示，在第一掩膜图样33(参照图3B)设置在(接触)第一感光膜104上的情况下，通过实施对第一感光膜104的曝光和显影工艺来形成第一感光膜图样104a。即，形成了相应于L/S图样中水平设置的密集线的第一感光膜图样104a。
如图4C所示，通过使用第一感光膜图样104a作为掩膜刻蚀硬质掩模层102直到暴露半导体衬底100来形成第一硬质掩模图样102a。
9如图4D所示，去除第一感光月莫图才羊104a，然后在所得整个结 构的上表面上形成第二感光膜106，如光刻月交。
例如，通过将负型感光溶液经由旋涂工艺涂覆来形成第二感光 膜106,其中，该负型感光溶液仅在与指定的光反应时不显影。
如图4E所示，在第二掩膜图样35(参照图3C)设置在(接触) 第二感光力莫106上的情况下，通过实施对第二感光力莫106的曝光和 显影工艺来形成第二感光膜图样(未示出)，其中，该第二感光膜 图样相应于第二掩膜图样35的反转形状(inverse shape )。也就是， 形成了相应于L/S图样中垂直设置的间隔的反转形状的第二感光膜 图样(未示出)。
其后，通过使用第二感光膜图样(未示出)作为掩膜，刻蚀第 一石更质掩才莫图样102a直到暴露半导体村底100来形成第二硬质掩 模图样102b。这里，第二硬质掩模图样102b包括通过第一感光膜 图样104a形成的密集线201和通过第二感光膜图样(未示出)形 成的间隔203,并且具有相应于在图3A中所示的整个掩膜图样31 的结构。这里，间隔203意指第一硬质掩模图样102a的部分区域， 该部分区域利用第二感光膜图样(未示出)经由刻蚀工艺而去除。
最后，当使用第二硬质掩膜图样102b作为掩膜来刻蚀半导体 衬底100时，就可以得到具有期望形状的刻蚀结构。例如，可以得 到SRAM的没有电桥的稳定栅控(GC )层，其中，电桥产生在L/S 图样中的线端部处。
在才艮据本发明的方法中，当将双图样化应用到光刻工艺中以在 半导体衬底上形成线和间隔图样时，使用了用来形成密集线的第一 掩模图样和用来形成间隔(线末端彼此相对的部分)的第二掩冲莫图 样，因此不存在线的末端彼此相对的部分，从而增加了工艺余量(processes margin )。 A人而，在形成《戋和间隔图才羊时，可以形成珠fr细 图样，而不会在线的末端彼此相对的部分处产生电桥。
在不脱离本发明的精神和范围内可以作各种修改及变形，这对 于本领域的4支术人员而言是显而易见的。因此，本发明意在涵盖在 所附权利要求及其等同替换的范围内的对本发明的修改和变形。
权利要求
1.一种形成半导体器件中的图样的方法，包括在半导体衬底的上表面上形成硬质掩模层；在所述硬质掩膜层的上表面上形成第一感光膜图样，所述第一感光膜图样用来形成线和间隔图样中的线；通过使用所述第一感光膜图样作为掩膜刻蚀所述硬质掩膜层来形成第一硬质掩膜图样；在具有所述第一硬质掩膜图样的所得结构的上表面上形成第二感光膜图样，所述第二感光膜图样用来形成线和间隔图样中的间隔；通过使用所述第二感光膜图样作为掩膜刻蚀所述第一硬质掩膜图样来形成第二硬质掩膜图样；以及通过使用所述第二硬质掩膜图样作为掩膜刻蚀所述半导体衬底来形成所述线和间隔图样。
2. 根据权利要求1所述的方法，其中，所述第一感光膜图样和所 述第二感光膜图样分别使用不同类型的感光溶液。
3. 才艮据权利要求2所述的方法，其中，相应于所述线形成所述第 一感光膜图样。
4. 根据权利要求3所述的方法，其中，所述第一感光膜图样使用 正型感光溶、液。
5. 根据权利要求2所述的方法，其中，相应于所述间隔的反转形 状来形成所述第二感光膜图样。
6. 根据权利要求5所述的方法，其中，所述第二感光膜图样使用 负型感光-容液。
全文摘要
本发明披露了一种形成半导体器件中的图样的方法。当将双图样化应用到光刻工艺中以在衬底上形成线和间隔图样时，使用了用来形成密集线的第一掩膜图样和用来形成间隔(线的末端彼此相对的部分)的第二掩膜图样，因此，不存在线的末端彼此相对的部分，从而增加了工艺余量。从而，在形成线和间隔图样时，可以形成精细图样，而不会在线的末端彼此相对的部分处产生电桥。
文档编号H01L21/82GK101673709SQ20091017164
公开日2010年3月17日 申请日期2009年9月1日 优先权日2008年9月4日
发明者崔宰荣 申请人:东部高科股份有限公司