慢波传输线路的制作方法

专利名称：慢波传输线路的制作方法
技术领域：
本发明涉及在诸如信息终端的无线通信设备中使用的传输线路，更具体地，涉及 呈现低损耗特性的紧凑传输线路。
背景技术：
近来，使用毫米波段进行无线电通信的期待越来越高。在消费者应用中使用毫米 波段无线电通信技术需要小型化和减低成本。如今，使用诸如GaAs等昂贵材料的工艺已被 应用到毫米波段RF电路的制造中。顺便提及，如果可以将CMOS(互补金属氧化物半导体)工艺应用到毫米波段 RF(无线电频率)电路中，则可以降低用于制造毫米波段RF电路的成本。然而，在将诸如放 大器的电路构造为用于毫米波段的情况下，当通过分布常数电路设计诸如匹配电路的电路 时，诸如传输线路的无源电路的面积变得大于诸如晶体管的有源元件的面积。因此，在将电 路小型化时遇到困难。慢波结构已被一般地已知为用于小型化传输线路的技术。例如，所建议的结构(例如，见专利文献1)使用垂直于传输线路的信号线和地线 的条形线作为虚设接地(Dummy Ground)，并且，具有与地线的电位相同的电位的条形线靠 近信号线。图8是示出该传输线路的结构的视图。垂直于信号线14以及地线16a和16b的 条形线(Strip Line) 30被用作虚设接地。通过该结构，可以通过使具有与地线的电位相同 的电位的虚设接地靠近信号线，来提高传输线路的电容。在该结构中，条形线与信号线以直 角交叉，从而没有电流流过。因此原因，由地线16a和16b以及信号线14构成的传输线路 的电感andUctance)L不被降低。因此，可以使在该传输线路中使用的波长更短，并可以使 传输线路小型化。相关技术文献专利文献专利文献1 JP-A-2007-306290

发明内容
本发明要解决的问题然而，在相关技术的传输线路的结构中，用作虚设接地的条形线被配线为使得该 条形线的宽度与条形线之间的间隔的比变为1 1。因此，传输线路的特征阻抗变差。然 而，当传输线路的上述结构被应用于需要诸如在例如MMIC (微波单片集成电路)的输入/ 输出端口中使用的50欧姆阻抗的区域中时，将引起损耗的极度提高的问题。本发明的目的在于缩短传输线路中的波长，以及提供紧凑且低损耗的慢波传输线 路。解决问题的手段
本发明的慢波传输线路包括信号线，其包括第一阻抗线路和第二阻抗线路，所 述第二阻抗线路比所述第一阻抗线路长，并且所述第二阻抗线路具有比所述第一阻抗线路 的阻抗大的阻抗，通过所述第一阻抗线路和所述第二阻抗线路的重复布置来形成所述信号 线；地线；以及条形线，其连接到所述地线并与所述信号线交叉。该结构使得可以降低传输线路的损耗，以及小型化传输线路，而且使得半导体集 成电路更便宜，以及增强半导体集成电路的性能。在所述慢波传输线路中，通过形成在半导体基板上的多个导电层和绝缘层构造所 述信号线、所述地线以及所述条形线。此外，所述第一阻抗线路包括在所述多个导电层中 的最顶层导电层中形成的信号线路，其形成所述信号线的一部分；在所述最顶层导电层中 形成的接地，其形成所述地线的一部分；空气桥，其形成在位于所述最顶层导电层下方的一 层处的导电层中，并形成所述条形线；以及通孔，其将所述接地连接到所述空气桥。该结构使得可以降低在通过诸如CMOS工艺的半导体工艺制造的半导体基板上形 成的传输线路的阻抗。此外，该结构还使得可以增强慢波传输线路的波长缩短效果以及小 型化传输线路。在所述慢波传输线路中，通过形成在半导体基板上的多个导电层和绝缘层构造所 述信号线、所述地线以及所述条形线。此外，所述第一阻抗线路包括在所述多个导电层中 的最顶层导电层中形成的信号线路，其形成所述信号线的一部分；在所述最顶层导电层中 形成的接地，其形成所述地线的一部分；辅助信号线路，其形成在所述多个导电层中的至少 一层中，其形成所述信号线路的一部分，并且形成在所述信号线路的下方；空气桥，其形成 在位于形成所述辅助信号线路的导电层下方的一层处的导电层中，并形成所述条形线；通 孔，其将所述接地连接到所述空气桥；以及短路通孔，其将所述信号线路连接到所述辅助信 号线路。该结构使得可以进一步降低在通过诸如CMOS工艺的半导体工艺制造的半导体基 板上形成的传输线路的阻抗。此外，该结构还使得可以进一步增强慢波传输线路的波长缩 短效果以及小型化传输线路。在所述慢波传输线路中，通过形成在半导体基板上的多个导电层和绝缘层构造所 述信号线、所述地线以及所述条形线。此外，所述第二阻抗线路包括在所述多个导电层中 的最顶层导电层中形成的信号线路，其形成所述信号线的一部分；以及在所述最底层金属 层中形成的接地，其形成所述地线的一部分。该结构使得可以提高在通过诸如CMOS工艺的半导体工艺制造的半导体基板上形 成的传输线路的阻抗。此外，该结构还使得可以增强慢波传输线路的波长缩短效果以及小 型化传输线路。在所述慢波传输线路中，通过形成在半导体基板上的多个导电层和绝缘层构造所 述信号线、所述地线以及所述条形线。此外，所述第二阻抗线路包括在所述多个导电层中 的最顶层导电层下方的导电层中形成的信号线路，其形成所述信号线的一部分；以及在所 述多个导电层中的最底层导电层中形成的接地，其形成所述地线的一部分。该结构使得可以进一步提高在通过诸如CMOS工艺的半导体工艺制造的半导体基 板上形成的传输线路的阻抗。此外，该结构还使得可以进一步增强慢波传输线路的波长缩 短效果以及小型化传输线路。
所述慢波传输线路具有在形成所述第一阻抗线路的信号线路中形成狭缝的结构。该结构使得可以在不受限于CMOS工艺规则的情况下设置所述低阻抗线路(第一 阻抗线路)的线路宽度。因此，提高了低阻抗线路的阻抗值的自由度，还能够使作为所述慢 波传输线路的传输线路进一步小型化。在所述慢波传输线路中，将所述慢波传输线路分支或合并的二分支电路配备具有 调整功能的阻抗调整元件，使得所述慢波传输线路的阻抗与所述二分支电路的阻抗匹配。该结构使得可以降低由于分支中发生的阻抗差而导致的损耗。可以形成使用慢波 传输线路的紧凑且低损耗的电路。在所述慢波传输线路中，包括在所述慢波传输线路中形成的弯曲的结构配备能够 调整所述弯曲内侧的相位旋转量与所述弯曲外侧的相位旋转量的相位调整元件。该结构使得可以调整所述弯曲内侧的相位旋转量、以及所述弯曲的外侧的相位旋 转量；因此，可以在很少损耗的情况下弯曲所述慢波传输线路。只要使用所述慢波传输线路制造半导体集成电路，便可以便宜且紧凑地制造半导 体集成电路。本发明的优点根据本发明的慢波传输线路，交替地布置第一阻抗线路和阻抗高于第一阻抗线路 的第二阻抗线路，由此可以实现产生波长缩短效果的慢波传输线路结构。此外，可以调整第 二阻抗线路的线路长度与第一阻抗线路的线路长度的比。慢波传输线路的总阻抗被设置为 约50欧姆，由此降低损耗。因此，可以形成紧凑且低损耗的传输线路。


图1(a)是示出本发明第一实施例的慢波传输线路的图解结构的斜视图，图1(b) 是其顶视图。图2是示出本发明第一实施例的慢波传输线路的原理的原理图。图3是示出本发明第一实施例的慢波传输线路的示例特性的曲线图。图4是示出本发明第一实施例的慢波传输线路的另一示例特性的曲线图。图5(a)是形成本发明第一实施例的慢波传输线路的低阻抗线路结构的、沿着图 1(b)中的线Va-Va取得的截面图，图5(b)是形成本发明第一实施例的慢波传输线路的低阻 抗线路的结构的、沿着图1(b)中的线Vb-Vb取得的截面图。图6(a)是形成本发明第二实施例的慢波传输线路的低阻抗线路结构的截面图， 图6(b)是形成本发明第二实施例的慢波传输线路的高阻抗线路结构的截面图。图7(a)是形成本发明第三实施例的慢波传输线路的低阻抗线路结构的截面图， 图7(b)是形成本发明第三实施例的慢波传输线路的高阻抗线路结构的截面图。图8是相关技术传输线路的图解结构视图。图9是从顶部观察的第四实施例的慢波传输线路的图解结构视图。图10是从顶部观察的第五实施例的慢波传输线路的图解结构视图。图11示出了第五实施例的慢波传输线路，对其应用了 90度的弯曲结构。图12是示出图10中所示的第五实施例的慢波传输线路的信号线路103a以T分 支的形状连接的视图。
图13是从顶部观察的第六实施例的慢波传输线路的图解结构视图。
具体实施例方式下面参照附图描述本发明的实施例。假定本发明被应用于CMOS工艺，包括层积多个导电层、绝缘层、半导体层等；以 及将所述层刻蚀为期望的图案。然而，本发明并不限定于CMOS工艺，而是适用于各种半导 体工艺。在本发明的实施例中，将传输线路描述为共面线路。传输线路结构上包括至少多 个导电层和绝缘层。除金属层外，还可以应用多晶硅导电膜或各种导电膜作为导电层。可 以使用诸如铝和铜的各种金属作为用于金属层的材料。(第一实施例)图1是本发明第一实施例的慢波传输线路100的示意图。图1(a)是斜视图，图 1(b)是顶视图。如图1(b)所示，慢波传输线路100包括低阻抗线路102(本发明的第一阻抗线 路)、以及连接到低阻抗线路102的高阻抗线路103(本发明的第二阻抗线路)。如图1 (a)所示，低阻抗线路102包括信号线路102a、接地102b以及空气桥102c。 空气桥102c位于低阻抗线路102的下方。高阻抗线路103包括信号线路103a和接地103b。 通孔102d将接地102b连接到低阻抗线路102的空气桥102c。在低阻抗线路102中，信号线路10 和接地102b形成共面线路。如下文将描述 的，空气桥102c被用于使共面线路两侧上的接地102b具有相同的电位。空气桥还用作形 成联系图8所描述的、专利文献1的虚设接地的条形线。具体地，通过这种结构，可以使形成具有与接地102b的电位相同的电位的空气桥 102c的条形线更靠近信号线路102a，从而可以提高传输线路的电容。此外，空气桥102c的 条形线以直角与信号线路10 交叉，从而没有电流流入条形线。因此，由信号线路10 和 接地102b形成的电感不被降低。在高阻抗线路103中，布置了信号线路103a和接地103b，同时它们通过空气桥 102c在垂直方向上互相分开，如下文所述。通过这种结构，确保了预定的阻抗。下面描述图1中所述的本发明第一实施例的慢波传输线路100的操作。图2是本发明第一实施例的慢波传输线路100的原理图。如图2所示，本发明第 一实施例的慢波传输线路100的信号线路包括低阻抗线路102的信号线路102a、与连接到 低阻抗线路102的信号线路10 的高阻抗线路103的信号线路103a的交替重复的布置。包括低阻抗线路102的信号线路102a (线路长度L2)和高阻抗线路103的信号线 路103a(线路长度Li)的重复结构的一个周期长度被假设为L( = L1+L2)。基于该假设，进 行设置，使得高阻抗线路103的线路长度Ll变得大于低阻抗线路102的线路长度L2。现 在，通过与由以1 1的比重复低阻抗线路的线路长度L2和高阻抗线路的线路长度Ll的 结构形成信号线路的情况相比较，来提供设置该信号线路长度的原因。一般地，当通过使用CMOS工艺形成传输线路时，考虑到趋肤效应和导体损耗，通 过使用包括最厚金属的最顶层来形成传输线路。当使用最顶层的金属层形成传输线路时，可以通过例如加宽信号线路的宽度或缩短从接地至信号线路的距离，来实线具有约10欧姆的阻抗的低阻抗线路。同时，与低阻抗 线路相比，必须对高阻抗线路给定信号线路的宽度的减小。然而，当减小信号线路的宽度 时，由于对信号线路的形成工艺的限制、以及对信号线路的宽度的最小化的限制而遇到困 难，所以实践中仅可以实现具有约90欧姆的阻抗的高阻抗线路。如图2所示，由低阻抗线路(阻抗Z1，信号线路长度L2)与高阻抗线路(阻抗跑， 信号线路长度Li)形成信号线路的重复结构，使得线路长度L2与信号线路长度Ll的比变 为1 1。作为一般示例，当高阻抗线路的阻抗跑是90欧姆并且低阻抗线路的阻抗Zl是 10欧姆时，整个信号线路的阻抗变为约·^(Zl χ Zh)=30欧姆。该信号线路难以用作50欧
姆线路。因此，在相关技术方法中，对提高信号线路的阻抗存在限制。然而，根据第一实施例，可以通过改变低阻抗线路102的信号线路长度L2与高阻 抗线路103的信号线路长度Ll的比，来调整整个信号线路的阻抗(对应于信号线路的重复 结构的一个周期)。例如，即使当高阻抗线路103的阻抗跑是90欧姆时以及当低阻抗线路102的阻 抗Zl是10欧姆时，正如上述情形，可以通过将高阻抗线路103的信号线路长度Ll设置得 大于低阻抗线路102的信号线路长度L2，而使整个信号线路的阻抗接近50欧姆，从而可以 将该信号线路用作50欧姆线路(见图2)。图3示出了联系整个信号线路(信号线路的重复结构的一个周期)的阻抗(右侧 纵轴)、以及信号线路损耗(左侧纵轴)而执行的仿真的结果，将它们相对于高阻抗线路的 信号线路长度Ll与低阻抗线路的信号线路长度L2的比绘出。这里将高阻抗线路的信号线 路长度Ll与低阻抗线路的信号线路长度L2的比定义为“占空比=L1/(L1+L2)”(横轴)。 信号线路损耗被转化为每波长的损耗。图3中所示的实线A示出了第一实施例的相对于占空比的信号线路损耗。实线B 示出了第一实施例的相对于占空比的整个信号线路的阻抗。此外，图3中所示的实线C示 出了通常50欧姆线路的相对于占空比的信号线路损耗。该损耗是2. ldb/λ的常量。当基于图3中的实线B和C将占空比设置为约0.8时，可以看出整个传输线路的 阻抗可以被设置为约50欧姆，并且线路损耗可以被抑制到约2. ldb/λ，其约等于通常的50 欧姆线路。因此，只要近似地设置占空比，就可以将线路损耗抑制到约与通常的50欧姆线 路相同的水平。图4示出了相对于高阻抗线路的信号线路长度Ll与低阻抗线路的信号线路长度 L2的比的波长缩短效果(纵轴)的仿真的结果。类似于图3，图4示出了将高阻抗线路的信号线路长度Ll与低阻抗线路的信号线 路长度L2的比定义为“占空比=L1/(L1+L2)”(横轴)。图4中所示波长缩短比(纵轴)示 出了当将该信号线路的波长与通常50欧姆线路的波长λ0相比时获得的波长缩短比(λ/ λ 0)。如图4所示，当占空比被设置为0. 8时，波长缩短效果可以被设置为约0. 68。在第一实施例中，基于图3和图4中所示的仿真结果设置占空比使得整个信号线 路的线路阻抗变为约50欧姆。可以看出，在该占空比处，可以使波长缩短约32%，同时，线 路损耗基本保持与通常的50欧姆线路相同。因此，在第一实施例中，可以实现紧凑且低损 耗的50欧姆传输线路。在第一实施例中，现在参照图5描述在CMOS工艺中形成的低阻抗线路2和高阻抗线路3的示例结构。图5 (a)示出了第一实施例的低阻抗线路2的截面图，图5(b)示出了第一实施例 的高阻抗线路3的截面图。如图5所示，通过使用在CMOS工艺中获得的最顶层金属(层Mn)来形成低阻抗线 路102的信号线路10 和接地102b中的每一个。通过使用从最底层(层Ml)延伸到比最 高层低一层的Mn-I层的层，空气桥102c被形成为变得与信号线路10 垂直。通过使用通 孔102d将接地10 和空气桥102c连接在一起。通常使用空气桥102c使共面线路两侧上的接地102b成为相同的电位。此外，为 了最小化空气桥对信号线路10 的影响，通常将空气桥102C置于最底层(图5(a)中的层 Ml)。然而，在第一实施例中，通过使用从Ml至Mn-I的层来形成空气桥102c，提高了空气桥 102c和信号线路之间的电容。因此，可以形成低阻抗线路102。将信号线路10 与接地102b之间的间隙G2缩窄到例如联系CMOS工艺所限定的 最小间隙，从而可以缩小间隙的阻抗。同时，在高阻抗线路103中，信号线路103a位于层Mn中，并且接地10 位于层Ml 中。通过将信号线路103a的宽度Wl缩窄到联系CMOS工艺所指定的最小线路宽度、以及尽 可能地加宽信号线路103a和接地10 之间的间隙G1，可以实现高阻抗。电流通常流入共面线路的接地10 中。为此原因，为了降低线路损耗，通常将共 面线路的接地10 置于铺设信号线路103a的同一层Mn中。然而，为了将波长缩短效果增 强到更大的程度，尽可能大地增加高阻抗线路103的阻抗是有效的。在第一实施例的结构中，共面线路的接地10 位于层Ml中，以进一步增强波长缩 短效果，由此，增加信号线路103a和接地10 之间的距离。图3中所示的特性结果示出了 在该共面线路中发生基本等于通常的50欧姆线路中发生的损耗的损耗。因此，即使当共面 线路的接地10 位于层Ml中时，也观察不到损耗的恶化。其原因在于，接地10 基本不对高阻抗线路103有贡献，以及高阻抗线路用作仅 由信号线路103a形成的电感。因此，接地10 被排除作为高阻抗线路103的组成元件。 然而，为了互连位于高阻抗线路103之前和之后的各个低阻抗线路102的接地102b，接地 103b是必须的。现在描述低阻抗线路102的尺寸和高阻抗线路103的尺寸。对CMOS工艺提供称为金属密度规则的规则。该规则限定CMOS芯片上的每一层中 的金属的比例。该规则禁止在半导体芯片中将金属布置在一侧上。具体地，该规则在芯片 中禁止低于预定值的金属密度(最小密度)。同样地，也限定最大密度。也禁止超过最大密 度布置金属。例如，该规则限定测量为A平方微米的金属面积的范围从至C%。因此，当金 属的面积不足时，必须布置虚设金属来满足该规则。然而，虚设金属通常导致传输线路的特 性的恶化。为此原因，期望使用没有虚设金属的传输线路。假设低阻抗线路102的空气桥102c的长度是L2且其宽度是W2，则每一层上的空 气桥102c的面积是(L2XW2)。高阻抗线路103位于低阻抗线路102的前面和后面，并且， 在高阻抗线路103之下不存在空气桥。在第一实施例中，在慢波传输线路100的重复结构的一个周期内，长度L宽W的区域中呈现测量为(L2XW)的金属面积。因此，只要位于低阻抗线路102下方的空气桥102c 的面积(L2XW)满足密度规则，就不需要放置虚设金属，因此，传输线路的特性将不被恶 化。具体地，在测量为A平方微米的面积中，唯一的要求是将低阻抗线路102的线路长度和 高阻抗线路103的线路长度设置为满足以下提供的表达式1.[数学表达式1]B 彡(L2Xff)/((L1+L2) Xff) = L2/L 彡 C · · ·(表达式 1)根据第一实施例，慢波传输线路100包括低阻抗线路102和高阻抗线路103，它们 被重复地铺设在通过CMOS工艺制造的半导体基板上。在慢波传输线路的结构中，高阻抗线 路103的线路长度Ll大于低阻抗线路102的线路长度L2，从而传输线路的总阻抗被设置为 约50欧姆。因此，可以实现呈现波长缩短效果的低损耗慢波传输线路。联系低阻抗线路102的结构，信号线路10 和接地102b形成在最顶层中。通过 使用位于构成信号线路10 的层下方的多个层形成空气桥102c。联系高阻抗线路103的 结构，在最顶层中形成信号线路103a，在最底层中形成接地10北。可以在通过CMOS工艺制 造的半导体基板上形成低阻抗线路102和高阻抗线路103。此外，根据上述表达式1将低阻抗线路102的线路长度L2与高阻抗线路103的线 路长度Ll的比设置为满足CMOS工艺的密度规则。因此避免了铺设虚设金属的必要，并且 可以在不涉及恶化传输特性的情况下形成慢波传输线路100。此外，形成具有第一实施例中描述的慢波传输线路的半导体集成电路。可以最小 化用于毫米波段等的无源电路，在毫米波段，在提供具有集总常数的匹配电路等上遇到困 难。因此，可以小型化半导体集成电路。在第一实施例中，将空气桥102c布置为从层Ml延伸到层Mn-I。然而，也可以采用 将空气桥102c布置为从层Mk (k彡2)延伸到层Mn-I的结构。必须将高阻抗线路103的接 地10 铺设在层Mk中。其原因在于，高阻抗线路103的接地10 实现互连各个低阻抗线 路102的接地10 的角色。(第二实施例)图6是示出本专利申请的第二实施例的慢波传输线路200的结构的视图。图6 (a) 示出了低阻抗线路的截面图，图6(b)示出了高阻抗线路的截面图。在图6中，省略了对与 联系第一实施例描述的对等物具有相同功能的元件的说明。在图6中，在低阻抗线路202(等价于本发明的第一阻抗线路)的信号线路20 的下方布置辅助信号线路204。短路通孔205将低阻抗线路202的信号线路20 连接到辅 助信号线路204。高阻抗线路(等价于本发明的第二阻抗线路)具有与联系第一实施例所 描述的对等物类似的结构，并省略对其的说明。现在参考诸如上述的结构的结构说明慢波传输线路的操作。当在低阻抗线路202的信号线路20 下方形成辅助信号线路204时，并且当通过 短路通孔205将信号线路20 和辅助信号线路204连接在一起时，将辅助信号线路204布 置为从层M2延伸到层Mn-I。因此，从层M2延伸到层Mn的金属层变为被用作信号线路。因 为此时在层Ml中出现了空气桥202c，所以空气桥202c和信号线路之间的电容值变为由在 位于层M2中的辅助信号线路204与空气桥202c之间存在的电容值确定。通过从层Mn-I 延伸到层M2的金属层和通孔202d将接地202b连接到空气桥202c，从而空气桥202c变得垂直于信号线路20加。在CMOS工艺中，顶层金属具有大的厚度，因此层Mn和层Mn-I之间的间隔也相应 地变得较大。朝着最底层金属层，金属层之间的间隔变得越来越小。随着信号线路变得更 靠近于最底层金属层，可以获得空气桥和信号线路之间存在的电容的更大值。在第二实施例中，因为将辅助信号线路204铺设到靠近底层的层M2，如上所述， 所以可以使空气桥202c和信号线路之间存在的电容值大于联系第一实施例所描述的电容 值。结果，可以使该慢波传输线路的阻抗小于联系第一实施例所描述的慢波传输线路的阻 抗。如上所述，在第二实施例中，当将占空比设置为使得整个信号线路的线路阻抗变 为如第一实施例的约50欧姆时，在该占空比处，可以在具有与通常的50欧姆线路中发生的 损耗基本相同的损耗的情况下产生波长缩短效果。此外，根据第二实施例，将辅助信号线路 204布置在低阻抗线路202的信号线路20 的下方，并且通过短路通孔将信号线路20 与 辅助信号线路204连接。结果，该结构使得可以降低构成慢波传输线路200的低阻抗线路 202的阻抗。当与通常的50欧姆线路的波长λ 0相比时，可以产生大于在图4中所示的第 一实施例中产生的波长缩短效果的波长缩短效果。在第二实施例中，具体地，根据上述表达式1设置低阻抗线路202的线路长度L2 与高阻抗线路203的线路长度Ll的比，使得满足CMOS工艺的密度规则，如第一实施例所 述。结果，避免了铺设虚设金属的必要，并且可以在不恶化传输特性的情况下构造慢波传输 线路200。具有联系第二实施例所描述的慢波传输线路的半导体集成电路被构造。因此可以 小型化用于毫米波段等的无源电路，在毫米波段，在提供具有集总常数的匹配电路等上遇 到困难。从而，可以小型化半导体集成电路。在第二实施例中，参考从层M2至层Mn-I铺设辅助信号线路204的结构。然而，慢 波传输线路并不限定于该结构。例如，慢波传输线路的本质要求是使用金属层(例如层Mm 至层Mn-1(M是2或更大))构造慢波传输线路。因此，还可以选择使用金属层Ml至Mm-I 形成空气桥202c的结构。第二实施例已经说明了通过短路通孔将辅助信号线路204与信号线路20 连接 在一起的结构。然而，即使当采用不使用短路通孔、并且其中各个层的辅助信号线路204不 连接到信号线路20 的结构时，各层的辅助信号线路之间也产生电容；因此，可以预期波 长缩短效果。(第三实施例)图7是示出第三实施例的慢波传输线路300的结构的视图。图7(a)是低阻抗线 路的截面图，图7(b)是高阻抗线路的截面图。在图7中，省略了与联系第二实施例所描述 的等同物的功能相同的元件的说明。在图7中，低阻抗线路302(等价于本发明的第一阻抗线路)包括在层Mn中形成 的信号线路30 、在层Mn中形成的接地302b以及在层Ml中形成的空气桥302c。通过从 层Mn-I至层M2的金属层以及通孔302d将接地302b和空气桥302c连接到一起。通过从 层Mn-I至层M2的金属层以及通孔将接地302b连接到空气桥302c，使得空气桥302c变为 垂直于信号线路30加。高阻抗线路303(等价于本发明的第二阻抗线路)包括在层Mn-I上形成的信号线路306以及在层Ml上形成的接地30北。现在参照诸如上述结构的结构描述慢波传输线路的操作。在通常情况下，在CMOS工艺中，可以使线的宽度朝着更低层越来越窄。高阻抗线 路303的信号线路306位于更低层Mn-I，并且，使信号线路的宽度Wl更窄，从而可以提高信 号线路的阻抗。此时，必须对低阻抗线路302给出这样的结构通过使用短路通孔305将信 号线路30 和辅助信号线路304连接在一起。如上所述，在第三实施例中，设置占空比使得整个信号线路的线路阻抗变为如第 一实施例中的约50欧姆。在该占空比，可以在具有与通常的50欧姆线路中发生的损耗基 本相同的损耗的情况下产生波长缩短效果。此外，根据第三实施例，通过使用层Mn-I形成高阻抗线路303的信号线路306。还 可以提高高阻抗线路303的阻抗。当与通常的50欧姆线路的波长λ 0相比时，可以产生大 于图4中所示的第一实施例中产生的波长缩短效果的波长缩短效果。在第三实施例中，具体地，根据上述表达式1设置低阻抗线路302的线路长度L2 与高阻抗线路303的线路长度Ll的比，使得满足CMOS工艺的密度规则，如第一实施例所 述。结果，避免了铺设虚设金属的必要，并且可以在不恶化传输特性的情况下构造慢波传输 线路300。具有联系第三实施例所描述的慢波传输线路的半导体集成电路被构造。因此可以 小型化用于毫米波段等的无源电路，在毫米波段，在提供具有集总常数的匹配电路等上遇 到困难。从而，可以小型化半导体集成电路。在第三实施例中，参考在层Mn-I中铺设信号线路306的结构。然而，慢波传输线 路并不限定于该结构。还可以使用从Ml至Mn-I的任意层。(第四实施例)图9是从顶部观察的、第四实施例的慢波传输线路400的图解结构视图。在图9 中，附图标记40 表示在信号线路10 和层Mn中形成的狭缝。在其它方面，慢波传输线 路在结构上与联系第一实施例所描述的对等物相同，因此省略对其的说明。现在参照诸如上述结构的结构描述慢波传输线路的操作。一般地，可以通过加宽 信号线路10 的宽度实现低阻抗线路102的阻抗的降低。根据CMOS工艺的工艺规则，在 形成具有给定宽度或更大宽度时遇到困难。为此原因，由CMOS工艺确定低阻抗线路102的 阻抗的低限。然而，如图9所示，在构成低阻抗线路102的信号线路10 中制造狭缝40 ，从 而可以自由地设计低阻抗线路102的信号线路10 的宽度，而不受限于CMOS工艺的规则。 在纵向和横向上，将狭缝40 布置在信号线路10 的中心，从而流过信号线路10 的末 端的电流基本不受狭缝的影响，因此可以实现低损耗线路。如上所述，根据本发明，在低阻抗线路102的信号线路10 中制造狭缝40 ，从而 可以自由地选择的阻抗线路102的阻抗而不受CMOS工艺的规则的约束。因此，可以大大提 高波长缩短效果。已经关于在层Mn中的信号线路10 中制造狭缝40 的结构说明了本实施例。然 而，如联系第二实施例所示，当然，可以甚至关于辅助信号线路204而采用类似结构。(第五实施例)
图10是从顶部观察的、第五实施例的慢波传输线路500的图解结构视图。在图10 中，附图标记507表示将传输线路分开的二分支电路。在其它方面，慢波传输线路在结构上 与联系第一实施例所描述的对等物基本相同，因此省略对其的说明。现在参考诸如上述结构的结构描述慢波传输线路的操作。通常情况下，当使用传 输线路形成匹配电路时，需要使用T分支等的分支电路。然而，当在传输线路中使用慢波传 输线路500时，选择简单的分支电路结构遇到困难。为此原因，如图10所示，使用二分支电 路507，从而可以平滑地连接三方向慢波传输线路500。相应地，由低阻抗线路102的阻抗和高阻抗线路103的阻抗确定本实施例的慢波 传输线路500的特征阻抗。例如，当传输线路100的慢波阻抗是ZO时，可以通过设计二分 支电路507的各个端口使得所述端口的阻抗也变为Z0，来消除阻抗不连续。因此，可以构造 低损耗分支电路。在二分支电路507中发生接地不连续的区域中加入空气桥508，从而可以 匹配慢波传输线路的两侧的地电位。如上所述，根据本实施例，当使用慢波传输线路500构造分支电路时，使用其端口 阻抗与慢波传输线路500的阻抗ZO相等的二分支电路507，从而可以构造低损耗分支电路。 可以构造紧凑且低损耗的半导体集成电路。虽然本实施例已经提供了二分支电路的情形，但本发明还可以应用到不是二分支 电路的电路中，例如90度弯曲结构，如图11所示。如图12所示，可以以T分支的形式连接各个慢波传输线路500的信号线路103a。 还可以加入阻抗调整元件509，从而可以控制此时获得的阻抗。此时获得的阻抗调整元件 509的优选布局是关于每个慢波传输线路500的阻抗调整元件的水平对称布置。(第六实施例)图13是从顶部观察的、第六实施例的慢波传输线路600的图解结构视图。在图13 中，附图标记610表示用于调整弯曲的内侧相位与弯曲的外侧相位之间的差的相位调整元 件。现在参照诸如上述结构的结构描述慢波传输线路的操作。为了减小CMOS上的电 路面积，迄今通常执行对传输线路的弯曲。当传输线路被弯曲时，弯曲的内侧和弯曲的外侧 在电长度上互不相同。因此，内侧和外侧在相位旋转量上互不相同，结果，传输线路的右侧 和左侧之间失去了平衡，从而导致更大的损耗。如图13所示，相位调整元件610被加入到弯曲的外侧，由此调整弯曲的外侧的相 位旋转量，从而使弯曲的外侧的相位旋转量与弯曲的内侧的相位旋转量匹配，因此，可以减 小弯曲的影响。为此，从层Mn和层Mn-I构建相位调整元件610。通过改变从外侧至信号线 路103a的距离，来调整弯曲的外侧的相位旋转量。如上所示，根据本实施例，当使用慢波传输线路600弯曲传输线路时，将相位调整 元件610加入弯曲的外侧，从而使得可以在低损耗的情况下弯曲线路，以及制造紧凑且低 损耗的半导体集成电路。虽然已经参照具体实施例详细描述了本发明，但对本领域的技术人员很明显，在 不偏离本发明的精神和范围的情况下可以对本发明进行各种改变和修改。本专利申请基于2008年7月15日提交的日本专利申请(JP-2008-183708)，通过 引用将其主题合并到这里。
工业实用性本发明的慢波传输线路产生能够实现低损耗传输线路的优点，并同时产生波长缩 短效果，其可在诸如毫米波段的高频带处用作使用CMOS工艺等的半导体集成电路中的传 输线路。附图标记说明100、200、300慢波传输线路102、202、302 低阻抗线路102a、202a、302a 信号线路306信号线路102b、202b 接地103b、203b、303b 接地102c、202c、302c 空气桥102d、202d、302d 通孔103、203、303 高阻抗线路103a、203a 信号线路104、204、304辅助信号线路105、205、305 短路通孔
权利要求
1.一种慢波传输线路，包括信号线，其包括第一阻抗线路和第二阻抗线路，所述第二阻抗线路比所述第一阻抗线 路长，并且，所述第二阻抗线路具有比所述第一阻抗线路的阻抗大的阻抗，通过所述第一阻 抗线路和所述第二阻抗线路的重复布置来形成所述信号线； 地线；以及条形线，其连接到所述地线，并与所述信号线交叉。
2.如权利要求1所述的慢波传输线路，其中，通过形成在半导体基板上的多个导电层 和绝缘层来构造所述信号线、所述地线以及所述条形线；并且其中，所述第一阻抗线路包括在所述多个导电层之中的最顶层导电层中形成的信号线路，其形成所述信号线的一部分；在所述最顶层导电层中形成的接地，其形成所述地线的一部分； 空气桥，其形成在位于所述最顶层导电层下方的一层处的导电层中，并形成所述条形 线；以及通孔，其将所述接地连接到所述空气桥。
3.如权利要求1所述的慢波传输线路，其中，通过形成在半导体基板上的多个导电层 和绝缘层来构造所述信号线、所述地线以及所述条形线；并且其中，所述第一阻抗线路包括在所述多个导电层中的最顶层导电层中形成的信号线路，其形成所述信号线的一部分；在所述最顶层导电层中形成的接地，其形成所述地线的一部分； 辅助信号线路，其形成在所述多个导电层中的至少一层中，其形成所述信号线路的一 部分，并且形成在所述信号线路的下方；空气桥，其形成在位于形成所述辅助信号线路的导电层下方的一层处的导电层中，并 形成所述条形线；通孔，其将所述接地连接到所述空气桥；以及 短路通孔，其将所述信号线路连接到所述辅助信号线路。
4.如权利要求1-3中的任一项所述的慢波传输线路，其中，通过形成在半导体基板上 的多个导电层和绝缘层来构造所述信号线、所述地线以及所述条形线；并且其中，所述第二阻抗线路包括在所述多个导电层中的最顶层导电层中形成的信号线路，其形成所述信号线的一部 分；以及在所述最底层金属层中形成的接地，其形成所述地线的一部分。
5.如权利要求1-3中的任一项所述的慢波传输线路，其中，通过形成在半导体基板上 的多个导电层和绝缘层构造所述信号线、所述地线以及所述条形线；并且其中所述第二阻抗线路包括在所述多个导电层之中的最顶层导电层下方的导电层中形成的信号线路，其形成所述 信号线的一部分；以及在所述多个导电层中的最底层导电层中形成的接地，其形成所述地线的一部分。
6.如权利要求1所述的慢波传输线路，其中，在形成所述第一阻抗线路的信号线路中 形成狭缝。
7.如权利要求1所述的慢波传输线路，其中，将所述慢波传输线路分支或合并的二分 支电路配备有具有调整功能的阻抗调整元件，使得所述慢波传输线路的阻抗与所述二分支 电路的阻抗匹配。
8.如权利要求1所述的慢波传输线路，其中，包括在所述慢波传输线路中形成的弯曲 的结构配备有能够调整所述弯曲内侧的相位旋转量与所述弯曲外侧的相位旋转量的相位 调整元件。
9.一种使用根据权利要求1至8的任一项所述的慢波传输线路的半导体集成电路。
全文摘要
本发明提供了一种可以被小型化的低损耗慢波传输线路。本发明的慢波传输线路具有包括低阻抗线路和高阻抗线路的重复布置的结构，并且其中高阻抗线路在线路长度上长于低阻抗线路。
文档编号H01P3/02GK102099957SQ20098012781
公开日2011年6月15日 申请日期2009年7月15日 优先权日2008年7月15日
发明者佐藤润二, 小林茂, 松尾道明 申请人:松下电器产业株式会社