专利名称：用于物理不可复制功能的物理结构的制作方法
技术领域：
本发明涉及一种半导体器件，所述半导体器件包括用于物理不可复制功能的物理结构，以及涉及一种制造这种半导体器件的方法，所述半导体器件包括用于物理不可复制功能的物理结构，并且涉及一种包括这种半导体器件的卡或者RFID标签。
背景技术：
用于诸如智能卡、RFID标签、付费电视芯片之类应用的集成电路(IC)通常包含私密安全密钥并且执行保密功能。IC需要对于旨在从中获取数据的外部攻击是安全的。IC 可能受到前侧攻击和后侧攻击。在本说明书中，将半导体器件的“前侧”定义为半导体器件上设置电路的那一侧。在本说明书中，这一侧也称作“衬底的第一侧”。类似地，将半导体器件的“后侧”定义为与前侧相对的一侧，并且在本说明书中，这一侧也称作“衬底的第二侧”。 后侧攻击可以包括各种分析技术，例如光或者光子发射检测、热红外检测、液晶检测、电压或电场检测和电磁检测方法。通常这些方法与侵入式攻击结合使用，侵入式攻击例如是晶片减薄、激光切割和加热、聚焦离子束(FIB)技术。此外，从后侧利用光或者激光闪光方法， 以便强制信号翻转。当上述任一种技术与数学攻击结合使用时，这些攻击可能非常有效。为了抵制不断增加的上述物理和数学攻击，已经报道了各种类型的对于前侧和后侧的篡改保护方案。篡改保护方案与加密组合使用时，变得更加强大。近年来，Pappu等人2001年3月在MIT的“Physical One-way Functions”中介绍了所谓的物理不可复制功能(PUF)。这一公开提出了将PUT作为一种产生用于加密目的的安全密钥的成本合算方式。PUT是在物理结构中实现的功能，易于评估但难以表征。包含PUF的物理结构包括至少一个随机分量。该随机分量在制造工艺期间引入，且不能容易地控制。PUF被描述为用作散列函数并且用于认证目的。因为通过PUF，实质上将数据存储在材料中而不是存储在电路中，这种技术也可以用作需要认证的器件(例如，安全传感器)的一部分。许多进一步的研发关注于研发不同类型的PUF。基于PUF的非常有用的性质响应的唯一性以及 PUF的不可复制性，PUF的应用关注于使用PUF作为智能卡(指纹)和信用卡的唯一标识符，或者用作两方之间的“廉价”密钥产生源(公共随机性)(也可以参见P. Tuyls等人的 “Information-Theoretic Security Analysis of Physical Unclonable Functions，，。PUF的物理结构的一个重要方面是其物理性质使得可以从中得出不能(容易地) 复制的电学性质，例如电容或者电阻。这意味着电学性质表现出随机的行为，即在单独半导体器件(具有多个物理结构)内变化，在一批半导体器件内变化，并且在多个批次之间变化。电学性质的变化越大，PUF中所包含的信息越多。已知PUF的问题在于电学性质的变化是有限的。
发明内容
本发明的目的是提供一种半导体器件，包括用于PUF的物理结构，所述PUF在相应电学性质上表现出较大的变化。本发明的另一个目的是提供一种制造这种半导体器件的方法。本发明由独立权利要求限定。从属权利要求限定了有利的实施例。在第一方面，本发明涉及一种半导体器件，所述半导体器件包括用于物理不可复制功能的物理结构，其中所述物理结构包括钛酸铅锆层以及在所述钛酸铅锆层上沉积的含硅电介质层，其中含硅电介质层具有粗糙的表面，所述物理结构还包括设置在所述含硅电介质层的粗糙表面上的导电层。下文中将解释根据本发明的半导体器件特征的效果。含硅电介质层的粗糙表面上的导电层可以按照不同的方式使用，以获得用于PUF 的物理结构。第一种方式是使用设置在含硅电介质层的粗糙表面上的导电层作为可变电阻。含硅电介质层的粗糙度可以是与导电层的尺寸在相同的数量级，这可导致电阻值较大的展宽。第二种方式是在另一导电层上提供(具有钛酸铅锆层的)物理结构，以形成具有可变电容的电容器。必须强调的是术语“可变”在这里意味着当再次制造所述物理结构时至少一种物理性质(以及因此相应的电学性质)改变。在物理结构作为电容器一部分的情况下，由于钛酸铅锆层的较高k值，S卩(对于薄膜材料)约1000，电介质叠层的有效k值相对较高。单晶PZT的k值可以更高(得多)。含硅电介质层具有典型地非常低的k值，即在 4-7的范围。PZT层有效地增加了物理结构的有效k值(在电容器情况下是有益的)，并且也增加了电容器的击穿电压(在电容器的情况下以及在电阻器形成与相邻导体的寄生电容的情况下是有益的)。这种粗糙表面最有可能是在气相沉积期间发生的物理化学过程的结果。首先，通过氢发起了钛酸铅锆层中氧化铅(PbO)的还原。随后，氧化铅分解成铅元素和氧元素或者 (其他)含氢的氧化物(氢氧化物)。然后，铅元素用作沉积过程中的催化剂，结果是(按照气相-液相-固相的机制)生长了纳米结构。当沉积过程继续时，钛酸铅锆层的整个表面最终将由材料覆盖，然而这一表面是粗糙的。在根据本发明的半导体器件的实施例中，导电层包括多个导体，用于形成在物理不可复制功能中所使用的多个电学元件。实现更多的电学元件使得能够为PUF提取更多信息，即更多的比特。在PUF中，这种信息例如可以用作加密数据的加密密钥。在根据本发明的半导体器件的实施例中，将所述多个导体形成为在物理不可复制功能中所使用的电阻。这一实施例构成了本发明的第一主要变体，其中将所述物理结构有效地用作可变电阻，即形成电阻性PUF。在根据本发明的半导体器件的实施例中，所述物理结构还包括另一导电层，在所述另一导电层上设置了钛酸铅锆层，用于在所述导电层和所述另一导电层之间形成至少一个电容器。这一实施例构成了本发明的第二主要变体，其中将所述物理结构有效地用作可变电容，即形成电容性PUF。在根据本发明的半导体器件的实施例中，含硅电介质层局部上是平坦的，用于形成参考电容器。在含硅电介质层是平坦的位置处，限定了电容器，并且因此可以将所述电容器用作参考电容器。这种参考电容器可以具有比具有粗糙表面的结构其余部分高的有效k 值，因为含硅电介质层可以有效地更薄，并且具有低k值(例如，至少当通过CMP步骤平坦化含硅电介质层时，这是正确的)。参考电容器的有效k值可以是4(低k含硅电介质材料的k值)至800-1700 (高k PZT层的k值)之间的任意值，但是平均值将在约50和约300 之间(使用300nm的PZT层与IO-IOOnm的电介质层相结合)。在根据本发明的半导体器件的实施例中，导电层局部地直接设置在钛酸铅锆层上，用于形成另一参考电容器。在彻底去除了含硅电介质层的位置处，限定了电容器，并且所述电容器因此可以用作另一参考电容器。然而在这一实施例中，有效k值甚至更高，因为所述另一参考电容器完全由钛酸铅锆(PZT)层的k值来限定，其典型地在800至1700的范围。在根据本发明的半导体器件的实施例中，所述半导体器件包括衬底和集成到所述衬底中的电路。在许多应用中，存在需要保护以抵抗黑客的电路，黑客将试图获得电路中所包含的信息。在这一实施例中，可以通过可用作PUF —部分的物理结构来保护所述电路。在根据本发明的半导体器件的实施例中，所述衬底包括半导体本体和设置在所述半导体本体上的互连叠层，并且所述电路包括电子部件和所述电子部件之间的互连，其中所述电子部件集成到所述半导体本体中，并且其中所述互连集成到所述互连叠层中。在根据本发明的半导体器件的实施例中，将物理结构集成到互连叠层中。通过在互连叠层(也用于有源元件之间的互连)中实现物理结构，使得隐藏在物理结构中的信息变得不那么容易获取，即在暴露出物理结构之前需要去除其它层。这些其它层也可以是抵抗物理和光学攻击的保护层。在根据本发明的半导体器件的实施例中，将物理结构集成到互连叠层上。通过在互连叠层上实现物理结构，物理结构本身可以用于提供篡改抵抗力。物理结构的篡改将引起物理结构的电学性质变化，这种变化是可以检测到的。然后将这种检测到的变化用于触发对于电路中所包含的相应数据的擦除。在根据本发明的半导体器件的实施例中，含硅电介质层包括从包括以下材料的组中选择的材料氮化硅、氧化硅和氮氧化硅。当将这些材料沉积到钛酸铅锆层上时，这些材料表现出粗糙的表面，并且因而提供物理结构的相应电学性质的良好变化。另外，含硅电介质层可以包括氢或有机残留物/元素。在第二方面，本发明涉及一种制造半导体器件的方法，所述半导体器件包括用于物理不可复制功能的物理结构，所述方法包括-提供钛酸铅锆层；-使用气相沉积在所述钛酸铅锆层上沉积含硅电介质层，用于获得具有粗糙表面的含硅电介质层；以及-在所述含硅电介质层上提供导电层。根据本发明的制造方法带来与根据本发明的半导体器件类似的优势和效果。同样，从半导体器件的相应实施例中可以容易地得出所述方法的类似实施例。在根据本发明方法的实施例中，通过在200°C至500°C的范围内设置特定的气相沉积温度来控制所述粗糙表面的粗糙度。通常，表面粗糙度将随着温度的增加而增加。在根据本发明方法的实施例中，所使用的气相沉积技术是以下之一化学气相沉积和原子层沉积。使用这些沉积方法的优势是含硅电介质层的表面变得粗糙。然而，前面并没有排除其他沉积方法在或多或少的程度上实现相同的效果。在第三方面，本发明涉及一种包括根据本发明的半导体器件的卡或者RFID标签。本发明的卡优选地是智能卡，所述智能卡包含任意金融数据或者私人数据，或者允许对任意建筑或者信息的访问。对于这种智能卡，安全性要求稳定的增加，这与这些智能卡不断增加的置信度和使用有关。可选地，卡可以是可以按照非接触方式读取的收发机类型的卡。卡也可以是钞票。在这种情况下，集成电路必须非常薄。另一种类型的卡是用于移动电话的 SIM卡。在非接触式读取的情况下，卡将包含天线与存取设备通信。集成电路中的电路然后与所述天线相连。例如，当作为PUF的一部分时，物理结构可以为卡上数据提供一定的安全性，作为篡改保护和/或数据加密密钥。参考下文所述的实施例，本发明的这些和其他方面将变得清楚明白并且得以阐述。
附图中图1示出了根据本发明第一实施例的PUF所使用的具有电容器的半导体器件的截面图；图2示出了根据本发明第二实施例的PUF所使用的具有电容器的另一种半导体器件的截面图；图3示出了根据本发明第三实施例的PUF所使用的具有电容器和两个参考电容器的又一种半导体器件的截面图；图4示出了具有PZT层以及使用CVD在其上沉积的氮化硅层的半导体器件截面的照片；以及图5示出了根据本发明第四实施例的PUF所使用的具有多个电阻器的又一种半导体器件的截面图。
具体实施例方式本发明旨在提供一种包括在不可复制功能中所使用的物理结构的半导体器件，所述物理结构在相应电学性质中表现出较大变化。本发明的另一个目的是提供一种制造这种半导体器件的方法。为了便于讨论详细的实施例，下面定义了一些表达方式。贯穿说明书，术语“互连层”应该看作是与“金属化层”或者“金属层”同义。这些术语可以互换地使用，并且必须解释成包括导体的层、嵌有导体的绝缘层以及与下面层的任意过孔(=触点)。这些术语对于半导体技术领域的普通技术人员是公知的。贯穿说明书，应该广义地解释术语“衬底”。衬底可以在其前侧处的有源层中包括元件，例如晶体管、电容器、电阻器、二极管和电感器，它们形成了电路的部件。衬底还可以包括元件之间的互连，所述互连可以布局在一个和多个互连层中。在附图中，省略了这些元件以便于理解本发明。其中形成有元件的有源层也可以称作半导体本体。半导体本体可以包括以下半导体材料和化合物中的任一种如硅(Si)、锗(Ge)、锗硅(SiGe)、砷化镓 (GaAs)，其他III-V族化合物如磷化铟、硫化镉(CcK)，以及其他II_V族化合物，或者这些材料和化合物的组合。这些有源元件一起可以形成电路。在任一种情况下，通过互连层实现有源元件的连接。这些互连层具有由周围材料的介电常数来限定的寄生电容。半导体本体甚至可以包括与下面层的接触(例如，有源区表面处的扩散区)。贯穿说明书，术语“物理不可复制功能/结构”并不意味着绝对不可复制的功能/ 结构。相反，“物理不可复制功能/结构”意味着由于较高的复杂性及其所遵循的物理定律， 可以将该功能/结构认为是不可复制的，即难以实施物理复制和/或进行计算建模。贯穿说明书，术语“导电层”意味着其中布局至少一个导体的层，沿与该层的平面平行的至少一个方向(即与设置有该层的衬底平行的方法)通过电介质来嵌入导体。可选地，其可以是相同层上通过电介质分隔开的多个导体。图1示出了根据本发明第一实施例的PUF所使用的具有电容器的半导体器件的截面图。所述半导体器件包括衬底5，所述衬底5包括电介质材料，例如在这一示例中其上部界面处的氧化硅。必须注意的是，这也可以是其他电介质材料，甚至是导电材料(即需要建立与物理结构的接触)。在衬底5中可以存在电子部件，所述电学元件一起形成了诸如FRAM 之类的电路。在衬底5上已经设置了粘附层10，所述粘附层10包括第一子层11和第二子层12。第一子层11包括氧化钛(TiOx)，设置在第一子层11上的第二子层12包括钛(Ti)。 另外，将物理结构50设置在第二子层12上，在该实施例中物理结构50包括底部导电层20、 钛酸铅锆层25 (PbyZrxTi1^xO3'也称作PZT层)、氮化硅层27 (使用诸如化学气相沉积之类的气相沉积技术设置在PZT层上)和顶部导电层30的叠层。在这一示例中，底部导电层20和顶部导电层30包括钼(Pt)或者Mo、Ni、Cr、Ti、 Si或者W中一种或多种元素的合金，或者来自诸如Si之类的半导体材料。在这一示例中， 需要粘附层10在底部导电层20的钼和衬底5中的氧化硅之间建立良好的粘附性。在其他导电材料用于导电层20的情况下，粘附层10可以具有不同的成分，或者甚至不需要粘附层。确定是否需要粘附层以及其应该具有什么成分将落在本领域普通技术人员的普通知识和常规工序之内。在底部导电层20和顶部导电层30之间存在电容器C。氮化硅层27具有粗糙的表面SR。物理上，表面SR的粗糙度表现出随机的行为，即每当再次制造半导体器件时，表面是不同的。正是这种随机的物理形式引起了电容器C的值也是随机的。这种随机变化是通过两种物理效应来引起的，即，变化的总电介质厚度25、 27 (因为低k氮化硅层27的厚度变化)以及变化的低k氮化硅层对于电容器C的有效电容的贡献。当考虑多个具有电容器C的半导体器件时，电容相对器件个数的关系表现为一种分布，例如高斯分布。在以下情况下增加了可能的电容值的展宽(spread)-增加表面粗糙度；-电容器面积不太大，或者电容变化平均较大(但是这样也减小了总电容值)；以及-相对于氮化硅层27的平均厚度减小PZT层25的厚度。例如，氮化硅层27也可以包括氧化硅或者氮氧化硅材料。并且当使用气相沉积技术沉积到PZT层25上时，许多其他含硅电介质层很可能表现出相同的表面粗糙度。氮化硅层27的粗糙表面SR最有可能是在气相沉积期间发生的物理化学过程的结果。首先，通过氢气发起了钛酸铅锆(PZT)层25中的氧化铅(PbO)的还原。随后，氧化铅可能分解成铅元素和氧元素。铅元素然后用作沉积过程中的催化剂，导致(按照气相-液相-固相的机制)生长了纳米结构。当沉积过程继续时，钛酸铅锆层25的整个表面最终将被材料覆盖，然而这一表面SR是粗糙的。当在PZT层25上沉积氮化硅层27时可以实现的典型表面粗糙度由在IOnm和IOOnm之间变化的厚度来表征。为了实现电容的良好展宽，顶部导电层例如可以是具有50nm厚度的钼层30。可以通过旋涂接着是快速热退火步骤来沉积PZT层，这两种技术对于本领域普通技术人员都是众所周知的。在示例实施例中，PZT层包括3个子层，顺序地旋涂和退火这三个子层，每一个子层具有约90nm的厚度。这赋予了 PZT层约270nm的总厚度。底部导电层20可以具有与顶部导电层30相同数量级的厚度，例如具有50nm的厚度。参考电容器的有效k值可以在4(低k的含硅电介质材料的k值)和 800-1700 (高k的PZT层的k值)之间，但是平均值将在约50和约300之间(使用300nm 的PZT层与IO-IOOnm的电介质层相结合)。制造图1的半导体器件的方法中所有其余步骤对于本领域普通技术人员而言应当是众所周知的。图2示出了根据本发明第二实施例的PUF所使用的具有电容器的另一种半导体器件的截面图。尽可能讨论该实施例与图1的区别。在图1中只存在一个电容器C，而在图2 中存在共享公共电极(底部导电层)的多个电容器。通过对顶部导电层30’构图来获得这多个电容器C1、C2、C3、C4。依赖于图1中电容器的电容值展宽，可以提取或多或少的数据比特用于PUF的编码密钥。在图2中，多个电容器Cl、C2、C3、C4揭示了提取更多比特用于编码密钥的可能性。图2的一种非常重要的变体是多个电容器Cl、C2、C3、C4，其中顶部导电层是所有电容器的公共电极，对底部导电层进行构图以便形成所述多个电容器各自的电极。图3示出了根据本发明第三实施例的PUF所使用的具有电容器和两个参考电容器的又一种半导体器件的截面图。所述半导体器件具有三个区域Regl、Reg2、Reg3。第一区域Regl包括如图1中讨论的电容器C，或者可选地包括如图2中讨论的多个电容器C1、C2、 C3、C4。第二区域Reg2包括第一参考电容器Crefl。在第一参考电容器Crefl中，其上设置了顶部导电层30的氮化硅层27不具有粗糙表面。可以如下制造第一参考电容Crefl。 在制造氮化硅层27之后，执行CMP步骤或各向异性刻蚀步骤，使得氮化硅层27的上表面平坦。所形成的氮化硅层27将具有平坦的表面。所得到的参考电容Crefl将具有在氮化硅层27的k值和PZT层25的高k值之间的相对较低的k值。第三区域Reg3包括第二参考电容器Cref 2。第二参考电容器Cref 2包括直接设置在高k PZT层25上的顶部导电层30。可以按照不同的方式制造第二参考电容Cref2。在第一变体中，在提供顶部导电层30之前，局部地(在第三区域Reg3处)选择性去除(刻蚀) 氮化硅层27。在第二变体中，在沉积氮化硅层27之前(局部地)沉积另外的导电层31。在这种情况下，由于氮化硅层27可能分层，最好不使用Pt。第二参考电容器的k值完全由高 k PZT层来限定，因此位于800-1700的范围。如果在沉积氮化硅层27之前局部地选择性去除了 PZT层25，则获得了替代的参考电容器。在这种情况下，获得了低k参考电容器(未示出)。在这种情况下k值在4和7 之间。必须注意的是，第一参考电容器Crefl、第二参考电容器Cref2和替代的参考电容器全都是可选的，这意味着三者之一、一个都没有或者其任意组合。然而在一些应用中，具有参考电容器可能是有益的，例如可用于校准目的。图4示出了具有PZT层以及使用CVD在其上沉积的氮化硅层的半导体器件截面的照片。在照片中可见衬底5、PZT层25和氮化硅层27。氮化硅层27清楚地表现出了粗糙的上表面SR。在本发明的一个实施例中，所述粗糙的表面可以用于产生具有随机阻抗值的电阻器(通过在粗糙表面SR上沉积导电层)。在另一个实施例中，氮化硅层27的变化厚度可以用于产生具有随机电容值的电容器。图5示出了根据本发明第四实施例的PUF所使用的具有多个电阻器的又一种半导体器件的截面图。该图说明了在上一段中讨论的第二实施例。氮化硅层(或者氧化硅、氮氧化硅)的粗糙表面现在用于产生具有可变阻抗的电阻器Rl、R2。氮化硅层27也可以包含氢元素和有机元素。在粗糙表面SR上形成已构图的导电层30，用于形成第一阻抗Rl和第二阻抗R2。在示例实施例中，这种电阻器可以是约20 μ m宽、约500 μ m长、50nm厚，并且可以按照曲折的方式布置。对于这些尺寸的钼导线30的薄膜电阻(sheet resistance)典型地是70 Ω/Sq+-4. 5，这是约7%的展宽。总阻抗值的展宽从而小于7%。如果这种展宽不够大，可以制造使得导线30更薄、或者制造导线更宽和/或更短。可选地，可以使用具有较大薄膜电阻的不同导电材料，能够实现更短的线，并且再次增加展宽。在附图中，已经针对电容性PUF和电阻性PUF讨论了用于PUF的物理结构。在电容性PUF的情况下，所述物理结构可以与线圈相结合，使能能够将电容变化转换为LC振荡器中的频率变化。通常也需要保护半导体器件免于篡改，即避免获得在例如智能卡或RFID标签之类的半导体器件中存储的数据的企图。尤其是当在半导体器件中存储了加密密钥时，黑客可能想要找到所述密钥以便获得有效数据。根据本发明的物理结构可以有利地应用于(即沉积在)包括具有安全数据的电路的半导体器件的互连叠层的顶部上。那么，当尝试从前侧访问半导体器件时，改变了电容器的电容值或者电阻器的电阻值，这影响了从中提取的加密密钥。换句话说，难以找到在所述半导体器件中存储的有效数据。同样，半导体器件的篡改抵抗力对于本领域普通技术人员而言是众所周知的，包括使用支持篡改抵抗力的专用电路和系统。例如，W003/064802公开了与篡改保护相结合的篡改抵抗技术的良好示例。 该文献教导了如何通过检查(包括钝化层的)钝化结构的存在或损坏来实现篡改抵抗。因此，将该文献全部结合在此作为参考。W003/046802的教导可以毫无困难地应用于本发明。 所述物理结构可以应用于互连叠层和钝化结构之间或者应用于钝化结构和另一钝化结构之间。因此，本发明提供了一种半导体器件，所述半导体器件包括用于物理不可复制功能的物理结构(50)，其中所述物理结构(50)包括钛酸铅锆层(25)以及在所述钛酸铅锆层 (25)上沉积的含硅电介质层(27)，其中所述含硅电介质层(XT)具有粗糙的表面(SR)，所述物理结构(50)还包括设置在所述含硅电介质层(XT)的粗糙表面(SR)上的导电层(30)。 本发明还提供了一种制造这种半导体器件的方法。本发明也提供了一种包括这种半导体器件的例如智能卡之类的卡和RFID标签。发明人已经发现使用气相沉积在钛酸铅锆层05) 上沉积含硅电介质层(XT)产生了具有粗糙表面(SR)的含硅电介质层07)。可以将这种粗糙表面(SR)用于PUF，以使得通过在粗糙表面(SR)上沉积导电层(30)来实现具有可变随机值的电阻器(R)。可选地，可以在PUF中使用两个层(25、27)的组合作为复合电介质来实现具有可变随机电容值的电容器(C)。本发明可以应用于各种应用领域。例如，本发明可以应用于智能卡、RFID标签、付费电视芯片的数据安全性。这种芯片通常包含私密安全密钥(加密密钥)并且执行加密功能。可以从根据本发明的半导体器件的物理结构中有利地提取加密密钥。物理结构可以形成所谓的物理不可复制功能(PUF)的一部分。本发明也可以用于通过内部安全密钥与例如移动电话进行安全通信。这可以代替通过容易复制的SIM卡进行识别。在这些应用中可以认识到几种主要益处。首先，物理结构中使用的材料具有比传统PUF(例如，基于光致抗蚀剂的PUF)中的材料更高的热稳定性。其结果是可以在更高的温度使用这种材料。其次，根据本发明的实施例，由于PZT层的高介电常数，只需要较小的表面积来获得对于应用足够高的电容值。再次，在本发明中所使用的电介质材料具有高击穿电压，这对于汽车应用或者与ESD保护相结合而言是关键的。击穿电压可以高至3. 4MV/ cm，其与400nm电介质的140V相对应。最后，PZT层也避免了 SiN电容器层中出现针孔的风险，实现了物理结构的更高可靠性。根据本发明的包括高k电介质的半导体器件也能够实现在移动电话的核心的接口以及与外部的通信端口处与标准高K产品的集成。即便大部分说明使用CVD来处理PZT层上SiN层的沉积，本发明并非仅局限于这种组合和这种沉积技术。氮化硅层可以用其他含硅材料如SiO2 (很可能是四氧硅烷(TEOS) 形式)和氮氧化硅来代替。因为需要硅烷或者其他含氢前体，CVD技术(例如物理增强型化学气相沉积(PE-CVD)或者原子层沉积(ALD))是优选的。沉积温度在200°C和500°C之间。 在较低的温度下，这种技术可能不再正确运作，并且在较高的温度下，其不能够与高k电介质层兼容，甚至更重要的是不能与其所要保护的电路兼容。根据本发明的半导体器件和电学系统的各种变体都是可能的，并且没有脱离所附权利要求所要求的本发明范围。例如，这些变体涉及半导体层/区的导电类型。例如，可以交换η型和ρ型以便获得除了 NMOS器件之外的PMOS器件。这种替代也落在本领域普通技术人员的常规工序中。应该注意的是，上述实施例说明而不是限制本发明，本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替代实施例。在权利要求中，放置在括号之间的任何参考符号不应该解释为限制权利要求。动词“包括”及其同义词的使用不排除存在除了权利要求中所述的元件或步骤之外的其他元件或步骤。元件前面的“一个”或“一”不排除存在多个这种元件。本发明可以通过包括若干不同元件的硬件以及通过适当编程的计算机来实施。在枚举了若干装置的设备权利要求中，可以通过同一硬件来实现若干这些装置。在相互不同的从属权利要求中描述特定措施的事实并不表示不能有利地使用这些措施的组合。贯穿附图，用相同的参考数字或参考标记来表示类似或相应的特征。
权利要求
1.一种半导体器件，包括用于物理不可复制功能的物理结构(50)，其中所述物理结构 (50)包括钛酸铅锆层(25)以及在所述钛酸铅锆层(25)上沉积的含硅电介质层(27)，其中所述含硅电介质层(27)具有粗糙的表面(SR)，所述物理结构(50)还包括设置在所述含硅电介质层(27)的粗糙表面(SR)上的导电层(30)。
2.根据权利要求1所述的半导体器件，其中所述导电层(30)包括多个导体，用于形成供物理不可复制功能使用的多个电学元件。
3.根据权利要求2所述的半导体器件，其中将所述多个导体形成为供物理不可复制功能使用的电阻。
4.根据任一前述权利要求所述的半导体器件，其中所述物理结构(50)还包括另一导电层(20)，在所述另一导电层上设置了钛酸铅锆层(25)，用于在所述导电层(30)和所述另一导电层(20)之间形成至少一个电容器。
5.根据权利要求4所述的半导体器件，其中所述含硅电介质层(27)局部上是平坦的， 用于形成参考电容器(Crefl)。
6.根据权利要求4或5所述的半导体器件，其中所述导电层(31)局部地直接设置在所述钛酸铅锆层(27)上，用于形成另一参考电容器(Cref2)。
7.根据任一前述权利要求所述的半导体器件，其中所述半导体器件包括衬底(5)和集成到所述衬底(5)中的电路。
8.根据权利要求7所述的半导体器件，其中所述衬底(5)包括半导体本体和设置在所述半导体本体上的互连叠层，其中所述电路包括电子部件和所述电子部件之间的互连，其中所述电子部件集成到所述半导体本体中，并且其中所述互连集成到所述互连叠层中。
9.根据权利要求8所述的半导体器件，其中所述物理结构(50)已集成到所述互连叠层中。
10.根据权利要求8所述的半导体器件，其中所述物理结构(50)已集成到所述互连叠层上。
11.根据任一前述权利要求所述的半导体器件，其中含硅电介质层(27)包括从包括以下材料的组中选择的材料氮化硅、氧化硅和氮氧化硅。
12.一种制造半导体器件的方法，所述半导体器件包括用于物理不可复制功能的物理结构(50)，所述方法包括提供钛酸铅锆层(25)；使用气相沉积技术在所述钛酸铅锆层(25)上沉积含硅电介质层(27)，用于获得具有粗糙表面(SR)的含硅电介质层(27)；以及在所述含硅电介质层(27)上提供导电层(30)。
13.根据权利要求12所述的方法，其中通过在200°C至500°C的范围内设置特定的气相沉积温度来控制所述粗糙表面(SR)的粗糙度。
14.根据权利要求13所述的方法，其中所使用的气相沉积技术是包括以下技术的组中的一种技术化学气相沉积和原子层沉积。
15.一种卡或者RFID标签，包括权利要求1至11中任一项所述的半导体器件。
全文摘要
本发明涉及一种半导体器件，包括用于物理不可复制功能的物理结构(50)，其中物理结构(50)包括钛酸铅锆层(25)以及在钛酸铅锆层(25)上沉积的含硅电介质层(27)，其中含硅电介质层(27)具有粗糙的表面(SR)，物理结构(50)还包括设置在含硅电介质层(27)的粗糙表面(SR)上的导电层(30)。本发明还涉及一种制造这种半导体器件的方法。本发明也涉及一种包括这种半导体器件的例如智能卡之类的卡和RFID标签。发明人已经发现使用气相沉积在钛酸铅锆层(25)上沉积含硅电介质层(27)产生了具有粗糙表面(SR)的含硅电介质层(27)。可以将这种粗糙表面(SR)用于PUF，以使得通过在粗糙表面(SR)上沉积导电层(30)来实现具有可变随机值的电阻器(R)。可选地，可以在PUF使用两个层(25、27)的组合作为复合电介质来实现具有可变随机电容值的电容器(C)。
文档编号H01L23/58GK102265395SQ200980153014
公开日2011年11月30日 申请日期2009年12月21日 优先权日2008年12月29日
发明者琳达·范勒肯-彼得斯, 罗伯特斯·亚德里恩斯·玛丽亚·沃特斯, 阿尔瑙德·劳伦·罗塞特 申请人:Nxp股份有限公司